>[0037]现在参考图13的制造阶段513，蚀刻图12的结构612，较佳地掩膜130仍在适当的位置，以创造具有与图12的孔洞126实质相同的侧向宽度128的孔洞1261，但延伸穿过覆盖层72、70至覆盖层70下方的置下的绝缘件25中的深度1262。掩膜130的该上部分可在蚀刻较深的孔洞1261的过程中，被部分地侵蚀，但仍足够保护孔洞125延伸进入掩膜130的关闭部分132下方的覆盖层70中。掩膜130 (如果出现的话)及层72和70作为蚀刻掩膜，该蚀刻掩膜用来实质地定义具有侧向宽度128及初始深度1262的孔洞1261。溅镀及反应式离子蚀刻为用来设置孔洞1261的有用蚀刻程序的非限定范例，但也可采用其它蚀刻或材料移除方法。较佳是反应式离子蚀刻(RIE)，使用在本领域中用于面临的特别材料的已经描述或众所周知的试剂。结构613产生于制造阶段513。
[0038]现在参考图14的制造阶段514，使用已经描述的方法，另外蚀刻图13的结构613，以设置具有宽度128的实质较深的孔洞1263，以穿过绝缘件25并且穿过覆盖层58，而到达覆盖层50及孔洞106的部分62中的导电件22的上表面61。覆盖层50希望对希望用来穿透绝缘件25及覆盖层58的蚀刻是不敏感的，因此，层50围绕Mn导电件22的表面61上方的层50中的孔洞106的部分62仍然实质地原封不动，但该材料(例如，位在Mn导电件22的表面61上方的孔洞106内的覆盖层58)则被移除，从而暴露具有侧向宽度108的仏导电件22的上表面61。在此范例中，孔洞1263在覆盖层50中的孔洞106内的下部分1266的侧向宽度108是小于孔洞1263在覆盖层50上方的上部分1264、1265的侧向宽度128，但此仅是为了方便例示，而不打算用于限制。侧向宽度128较佳是大于侧向宽度108，但此不是重要的。任一配置均是有用的。
[0039]仍然参考图14，在孔洞1263被形成的同时，希望蚀刻孔洞1251穿过初始孔洞125下方的覆盖层50的剩余部分，进入绝缘件25至深度1252。孔洞1251的深度1252小于孔洞1263的深度，这是因为蚀刻穿过覆盖层70在初始孔洞125下方的剩余厚度75(见图11-图13)必需在孔洞1251可到达绝缘件25之前发生。因此，孔洞1263可一直穿透绝缘件25至Mn导电件22的上表面61，但孔洞1251仅穿透至深度1252。在另外的实施例中，设置额外的掩膜步骤(未显示)，其中，设置类似于掩膜130的掩膜，具有暴露孔洞125的开孔及覆盖孔洞1261或孔洞1263的关闭部分，视孔洞1251是否在孔洞1263之前或之后蚀刻。此另外的掩膜是用来分别从孔洞1263蚀刻孔洞1251。任一配置均是有用的。深度1252可依据于后续制造阶段期间将形成在孔洞1251中的导电件MN+1的希望厚度加以调整。结构614产生于制造阶段514.
[0040]现在参考图15的制造阶段515，导电件80是应用在图14的结构614，以便以实质相同的方式、并且使用实质相同的材料(针对图5-图7的导电件60所描述的)填充孔洞1251及1263，尽管在其它实施例中也可使用其它导电件及应用。导电件80在孔洞1251中的部分对应于MN+1导电件35，而导电件80在孔洞1263的上部分1264中的那个部分对应于MN+1导电件34，并且导电件80在孔洞1263的中心部分1265和下部分1266中与Mn导电件22的上表面61 (见图14)作奥姆接触(Ohmic contact)的那个部分是对应于图3和图16-图17的通孔导电件Vn+1/n36。导电件60及与图5-图7相关的生成Mn导电件22、23的讨论是并入本文，并参考例示于图16-图17的导电件80和相同的MN+1导电件34、35及连接通孔导电件Vn+1/n36。结构615产生于制造阶段515。在其它另外实施例中，导电件材料60及80可有所不同。
[0041]现在参考图16的制造阶段516，将图15的结构615通过例如CMP以与相关于图7所描述的几乎相同的方式加以侵蚀，以暴露覆盖层70的上表面74以及填充覆盖层70中的开孔703、705及绝缘件25中的孔洞1263和1251的导电件材料80的剩余部分，其从而形成图1的MN+1导电件34和置下的VN+1/N导电件36及MN+1导电件35。图4-图17的覆盖层50对应于图3的覆盖层50，而图9-图17的覆盖层58是相同于图3的覆盖层58。图15-图17的层间电介质68对应于图3的层间电介质38，但层50是省略，以显示进一步细节。并且，层72在制造阶段516中已经从电介质中介层68移除。当数个二层互连将被堆叠时，第二二阶层互连(例如，阶层39-2)的MN+1导电件34、35的自我对准部分362’是相同于由图3和16的互连39所例示的该第一二阶层互连(例如，阶层39-1)的Mn导电件的自我对准区域362。在导电件MN+1打算作为多阶层互连堆叠的最上阶层的情况下，该制造工艺可终止在此阶段，留下暴露于覆盖层70中的导电件34、35的上表面81’，如图16中的实线所显示的。在另外实施例中，可继续CMP，直到覆盖层70已经从电介质中介层68移除为止，并且，导电件34、35的上表面81”是实质地暴露以与绝缘件25的上表面252同高，如由图16中的虚线所显示的。任一配置均是有用的。结构616产生于制造阶段516。
[0042]现在参考图17的制造阶段517，其例示另一个实施例，其中，使用CMP以暴露覆盖层70的上表面74。形成MN+1导电件34、35的导电件材料80的上表面81’也予以暴露并且初始实质地与上表面74同高，如由图17的虚线所显示的。接着，以与图8有关的几乎相同方式(考虑导电件材料60和80的组合物中的差异)，蚀刻或侵蚀暴露表面81’，以与图8有关的实质相同的方式(其中，MN导电件22、23的上表面61是凹陷)，在孔洞1263中设置MN+1导电件34的凹部的上表面84，并在孔洞1251中设置MN+1导电件35的凹部的上表面85。结构617产生于制造阶段517，其中，阶层N= I或(N = i，其中，i是1、2、3、或…等)的导电件MN+1准备用作阶层N = 2或N = i+Ι等的该下导电件M N。因此，图3和17的VN+1/N导电件36中接触导电件阶层Mn的表面61 (其引起改进的关键尺寸32、37)的自我对准部分362，通过在MN+1导电件34、35的导电件表面84、85上方的孔洞125、126中的自我对准区域362’，加以重复。当N= i+Ι的该下一个互连阶层导电件形成时，引起自我对准区域362’。此手段(相同于自我对准区域362的自我对准区域362’引起改进的关键尺寸32、37)可被建构进入各个二阶层互连三明治39-N的上导电件Mn+1，以致于连续的阶层N = 2、3、4、…等，可迅速地堆叠，以提供具有在所有互连阶层中所获得的较大关键尺寸32、37的任何希望多阶层互连复杂度。因此，图3的增大的关键尺寸32、37的优点，可应用至该堆叠中的所有导电件阶层。这是本领域中的显著进展。
[0043]图18-图19显示依据本发明的其它另外实施例用来制作包含图3和图4-图17的二阶层互连39 (并且将它们堆叠以形成多互连阶层，如果需要的话)的IC的方法800的简化方块图。在描述方法800中，引用图3和图4-图17的制造阶段514-517的各种参考编号，但这些是打算作为范例而非限制。在描述方法800中，为了方便解释起见，假定形成Nth互连阶层39-N，其中，下或第一导电件层是Mn，上或第二导电件层是Mn+1，而通孔VN+1/N是设置在一些位置之间。在描述方法800的各种步骤中，对第N个及第(N+1)个孔洞、电介质层、导电件等，作出参考。方法800的各种步骤可重复，以致于可建构多个互连层39-N(N =1、2、3、…等)，一个堆叠在另一个上方，其中，自变量N每次重复递增，记住，下或置下的互连39-(N= i)的导电件MN+1可作为次一个高的或上覆的互连39-(N= i+Ι)的导电件M N。
[0044]现在参考图18，方法800开始于开始801及初始步骤802，其中，有供应衬底(例如，衬底40)，该衬底40其中或其上具有第N个电介质(例如，电介质层50及区域27)，希望形成具有下导电件Mn (例如，导电件22、23)、上导电件Mn+1 (例如，导电件34、35)及互连通孔VN+1/N(例如，导电通孔36、36’)的多层互连(例如，互连39-N)。一般而言，组成该IC(该多阶层互连(例如，39-N)是该IC的一部分)的一些或全部有源装置将使用本领域中众所周知的手段已经形成(但并非主要的)在衬底(例如，40)中。在讨论图18-图19时，将了解到，任何数目的下导电件仏(例如，22、23)可形成在一起，并且，任何数目的上导电件MN+1(例如，34、35)可形成在一起，而一些上覆下导电件(例如，22)的上导电件(例如，34)将通过该互连通孔VN+1/N(例如，36、36’ )而耦接，而其它上(例如，35)及下导电件(例如，23)并非通过这种通孔而耦接。因此，那是通过范例而非限制而反应在所包含的参考编号中。
[0045]在步骤804中，该下导电件Mn(例如，导电件22、23)是形成在该衬底(例如，40)上，其中，该下导电件MN(例如，22、23)的上表面(例如，表面61)是凹陷低于该第N个电介质(例如，层50及区域27)的上表面(例如，表面56)。
[0046]在步骤806中，第(N+1)个绝缘层(例如，图15-图17的层68，从图9_图10及接下来中所显示的一些或所有层58、25、70、72所形成的)是设置在该第N个电介质(例如，层50)及该下导电件MN(例如，22、23)的该上表面(例如，表面61)上方。
[0047]在步骤808中，从该上导电件