MN+1(例如，导电件34)的希望位置(例如，掩膜开孔122)，蚀刻第(N+1)个孔洞(例如，孔洞1263)穿过该第(N+1)个绝缘层(例如，层68)，并且暴露该下导电件MN(例如，22)的该上表面(例如，表面61)。
[0048]在步骤810中，该第(N+1)个孔洞(例如，孔洞1263)是以电性导电件(例如，导电件80)填充，该电性导电件是适配以形成该上导电件MN+1(例如，导电件34)及该连接通孔VN+1/N(例如，导电通孔36、36’)，并且与该下导电件Mn(例如，22)的该上表面(例如，61)作电性接触。
[0049]在询问步骤812中，决定该多阶层互连堆叠(例如，39-1、39-2、”.39-0，其中，N=Q)是否完成，或换一种说法，该希望数目(例如，N = Q)的二层互连39-Ν是否已经形成在另一个的顶部，而以该适当的导电引脚ΜΝ、ΜΝ+1在彼此之上，并且，视需要在连续的导电件层之间形成层对层互连通孔导电件VN+1/N。如果询问812的结果是“否”，并且N〈Q-1，则方法800希望将通孔路径813-1进至步骤816，其中，该第(N+1)个孔洞(例如，孔洞1263)中的导电件材料(例如，导电件80)予以移除至低于该第(N+1)个电介质(例如，图17的层68)的上表面(例如，表面74)下方的该上导电件MN+1(导电件34、35)的上表面(例如，图17的表面81’、84)。这是作成，以致于该刚完成的互连(例如，N= i)的该上导电件MN+1 (例如，导电件34、35)不需进一步修正便可作为下一个上覆的互连阶层(例如，其中，N已经被指引至N=i+1)的该下导电件Mn。以此方式，具有该下导电件仏在各个凹陷的互连阶层39中(例如，在图3的层50的部分62的等效物中)的特征(以致于可在邻接的下导电件M1^该连接VN+1/N通孔(在该导电件阶层之间形成)之间获得增加的关键距离(例如，距离32、37))，可视需要进行穿过该多阶层互连堆叠的每一个阶层。接着移除步骤818直到N =Q-1，方法800接着跟着从步骤816的路径817，至递增步骤818。如果N = Q，则移除询问818并不必要，尽管可包含在其它实施例中，并且方法800可从步骤812经由路径813-2而直接行进至递增步骤818，并接着至最终重复设置、蚀刻及填充步骤806、80-8、810及询问812，其结果接着是是，引导至结束820。虽然希望移除步骤816在形成互连层的堆叠的任何阶段的重复设置、蚀刻及填充步骤806、808、810之前，本领域中的技术人员将了解到，如果下导电件Mn (例如，导电件23)的其它者与N = j (其中，j可参考该堆叠中的任何互连阶层而采用任何数值)的通孔导电件VN+1/N(例如，26、26’)之间的分离31(见图2)没有落在低于关键尺寸数值CDj，则它是不必要的。举例来说，此可在仏导电件至图2的导电件间隔32并非限制N = j至该最小布局尺寸、而是较大的情况时发生。CDj的数量视所使用的特别工艺而定。在此情况下，由图3中所例示的该实作所设置的CD 37中的改进可能不需要，并且，针对这种互连阶层39-j，可省略步骤816，而方法800可经由路径813-2进行至递增步骤818。任一配置均是有用的。
[0050]在步骤818中，递增自变量N，以致于当方法800经由路径819进行至重复步骤806-810时，在刚完成的步骤812或816期间所使用的该自变量N = i是在步骤818中设定为N= i+Ι，并且每一次重复步骤818 (视步骤806-810(及816，如果使用的话)需要重复的次数而定)，直到N = Q为止，在那时，询问812的结果是是，而方法800进行至结束820。应注意到，对于N = 1、2、3、…Q的各个重复而言，下导电件Mn、上导电件MN+1及通孔导电件VN+1/N的希望尺寸和侧向位置及间隔可不相同。
[0051]图19例示图18中所例示的方法800的步骤804的进一步细节。现在参考图19，在步骤804-1中，至少第N个电介质(例如，电介质50)是形成在该衬底(例如，衬底40)上。在步骤804-2中，蚀刻第N个孔洞(例如，孔洞105、106)至少穿过该第N个电介质(例如，电介质50)，对应至该下导电件Mn (例如，导电件22、23)及最后通孔VN+1/N (例如，36、36’ )的该下部分(例如，362)的该希望位置(例如，101、102)。在步骤804-3中，该第N个孔洞(例如，孔洞105、106)是以电性导电件(例如，导电件60)填充，该电性导电件是适配以作为该下导电件Mn(例如，导电件22、23)。在步骤804-4中，移除该第N个孔洞(例如，孔洞105、106)中的导电材料(例如，导电件60)至低于该第N个电介质(例如，电介质50)围绕该第N个孔洞(例如，孔洞105、106)的凹陷部分(例如，部分62)内的该第N个电介质(例如，电介质50)的上表面(例如，表面56)下方的该下导电件Mn(例如，导电件22、23)的上表面(例如，表面61)。通孔VN+1/N的该下部分(例如，部分362)至终将形成在该凹陷部分(例如，62)中。方法800接着进行至步骤806。
[0052]通过重复方法800的该适当步骤，例如，N = Q次(如以上所描述的)，则Q多层互连39-Q可予以堆叠，以形成具有任何希望复杂度的多互连阶层的1C，其中，Q可具有任何数值。当此如先前实施例中所例示的作成时，下Mn导电件22、23上方的电介质层50的凹陷部分62中的通孔VN+1/N导电件36、36’的自我对准通孔连接区域362设置关键尺寸32、37，该关键尺寸32、37是显著地大于【背景技术】的关键尺寸31 (例如，相比于图2-图3)，在整体电路区域中没有增加。这种在关键尺寸32、37中的改进，可在该多层互连39-1…39-Q的每一阶层中设置。由方法800所设置的关键尺寸中的改进应用至制造期间所遇到的随机对准变异及互连阶层至互连阶层对准可能是实质地完美的情况。这在采用多阶层互连的IC技术领域中是显著的进展，并且对于寻求进一步缩减IC设计规则及增加IC复杂度而言，是特别有价值的。
[0053]虽然至少一个范例实施例已经呈现在本发明的先前详细描述中，然而，应体会到的是，存在为数甚多的变异。也应体会到的是，该范例实施例或该等范例实施例仅是范例，而不打算以任何方式限制本发明的范围、应用、或组构。反而是，该先前的详细描述将提供本领域技术人员更方便的地图，用以实作本发明的范例实施例，可了解在所描述的组件的功能和配置、及范例实施例中的制备方法中，可作出各种改变，而不致于背离附随的权利要求及其法律上的均等物的范围。
【主权项】
1.一种集成电路，具有一个或多个多层互连于其中，包括: 一个或多个第一阶层导电件Mn、一个或多个第二阶层导电件MN+1以及至少一个将至少一个第二阶层导电件MN+1親接至至少一个第一阶层导电件M N的通孔导电件V N±1/N;以及 其中，该至少一个通孔导电件VN+1/N的上部分与该至少一个第二阶层导电件M N+1是自我对准的，而该至少一个通孔导电件VN+1/N的下部分与该至少一个第一阶层导电件M N是自我对准的。
2.根据权利要求1所述的集成电路，还包括在该至少一个通孔导电件VN+1/N中有侧向阶梯，在该侧向阶梯中，该上部分与下部分相会。
3.根据权利要求2所述的集成电路，其中，该第一阶层导电件Mn包含分离第一侧向距离的至少第一及第二导电件Mn，并且其中，该至少两个导电件Mn*的该第一个连接至该至少一个通孔导电件VN+1/N，而该至少一个通孔导电件VN+1/N中的该侧向阶梯与该至少两个导电件Mn中的该第二个分离的距离大于如果该至少两个导电件Mn中的该第二个是延伸至与该该侧向阶梯相同的阶层。
4.根据权利要求2所述的集成电路，其中，该侧向阶梯是在该至少一个通孔导电件VN+1/N的侧向宽度从该上部分的第一数值变化至该下部分的第二不同数值处发生。
5.根据权利要求1所述的集成电路，其中，该至少一个通孔导电件VN+1/N的该上部分具有实质地对应于上覆的至少一个第二阶层导电件MN+1的侧向宽度的第一侧向宽度，而该至少一个通孔导电件VN+1/N的该下部分具有实质地对应于置下的至少一个第一阶层导电件mn+1的侧向宽度的第二侧向宽度，并且该侧向宽度转换是在该第一阶层导电件Mn的另一个的阶层上方的阶层处发生。
6.根据权利要求1所述的集成电路，其中，该至少一个通孔导电件VN+1/N具有第一侧向宽度的该上部分与该至少一个通孔导电件VN+1/N具有第二侧向宽度的该下部分并非彼此对称地侧向安置。
【专利摘要】本发明涉及一种集成电路，具有一个或多个多层互连于其中，包括：一个或多个第一阶层导电件MN、一个或多个第二阶层导电件MN+1以及至少一个将至少一个第二阶层导电件MN+1耦接至至少一个第一阶层导电件MN的通孔导电件VN±1/N；以及其中，该至少一个通孔导电件VN+1/N的上部分与该至少一个第二阶层导电件MN+1是自我对准的，而该至少一个通孔导电件VN+1/N的下部分与该至少一个第一阶层导电件MN是自我对准的。
【IPC分类】H01L23-528, H01L21-768
【公开号】CN104733432
【申请号】CN201510075969
【发明人】R-H·金
【申请人】格罗方德半导体公司
【公开日】2015年6月24日
【申请日】2012年4月28日
【公告号】CN102760695A, CN102760695B, DE102012207116A1, US8664113, US8796859, US20120273958, US20130313725