碳化硅半导体器件及其制造方法
【技术领域】
[0001]本发明涉及碳化硅半导体器件和制造碳化硅半导体器件的方法。
【背景技术】
[0002]为了增大垂直型半导体器件的击穿电压，可使用终端结构缓和电场。作为这种终端结构，已知的是JTE(结终端扩展)、FLR(场限制环)(也被称为“保护环”)等。例如，根据Material Science Forum(《材料科学论坛》)，第 717-720 (2012)卷、第 1097-1100 页、ShiroHino 等人的‘‘SiC-MOSFET structure enabling fast turn-on and-off switching (使會泛快速导通和截止切换的SiC-MOSFET结构)”(非专利文献I)，在η沟道双注入MOSFET (金属氧化物半导体场效应晶体管)中，在碳化硅衬底中设置外周P阱。外周P阱被场氧化物膜(绝缘膜)覆盖。
[0003]引用列表
[0004]非专利文献
[0005]NPDl:Shiro Hino 等人的“SiC-MOSFET structure enabling fast turn-onand-off switching” (使能快速导通和截止切换的 SiC-MOSFET 结构),Material ScienceForum(《材料科学论坛》)，第717-720 (2012)卷、第1097-1100页。
【发明内容】
[0006]技术问题
[0007]如上所述，在终端结构中，在碳化硅衬底和绝缘膜之间形成界面。因为电流更有可能沿着界面流动，所以碳化硅半导体器件的泄漏电流变大。因此，出现能够在终端结构中减小此泄漏电流的要求。
[0008]提出本发明以解决上述问题，并且本发明的目的是提供能够抑制泄漏电流的碳化硅半导体器件以及制造此碳化硅半导体器件的方法。问题的解决方案
[0009]根据本发明的一个方面的碳化硅半导体器件具有元件部和终端部，所述元件部设置有半导体元件，所述终端部围绕所述元件部。所述碳化硅半导体器件包括碳化硅衬底、栅极绝缘膜、栅电极、第一主电极、第二主电极和侧壁绝缘膜。碳化硅衬底由具有六方单晶结构的碳化硅制成。所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和侧壁表面，所述平坦表面位于所述元件部中，所述侧壁表面位于所述终端部中，所述侧壁表面围绕所述平坦表面，所述侧壁表面相对于所述平坦表面倾斜以接近所述第二主表面。所述碳化硅衬底包括第一杂质区、第二杂质区和第三杂质区，所述第一杂质区具有第一导电类型，所述第二杂质区设置在所述第一杂质区上并且具有第二导电类型，所述第三杂质区设置在所述第二杂质区上并且通过所述第二杂质区与所述第一杂质区分离。所述第一至第三杂质区中的每一个具有位于所述平坦表面上的部分。所述栅极绝缘膜在所述第一主表面的所述平坦表面上将所述第一和第三杂质区彼此连接。所述栅电极设置在所述栅极绝缘膜上。所述第一主电极在所述第一主表面的所述平坦表面上与所述第三杂质区接触。所述第二主电极设置在所述第二主表面上。所述侧壁绝缘膜覆盖所述第一主表面的所述侧壁表面。所述侧壁表面相对于{000-1}面倾斜不小于50°且不大于80°。
[0010]按照根据上述一个方面的碳化硅半导体器件，设置在终端部中的侧壁表面相对于{000-1}面倾斜不小于50°且不大于80°。因此，在终端部中，能够使碳化硅衬底的侧壁表面和侧壁绝缘膜之间的界面中的界面态密度低。这样抑制了因存在界面态而导致产生电流。因此，能够抑制碳化硅半导体器件的泄漏电流。
[0011]优选地，所述碳化硅衬底的所述第一主表面的所述侧壁表面包括具有{0-33-8}的面取向的第一面。更优选地，所述碳化硅衬底的所述第一主表面的所述侧壁表面微观地包括所述第一面，并且所述侧壁表面微观地进一步包括具有{0-11-1}的面取向的第二面。更优选地，所述碳化硅衬底的所述第一主表面的所述侧壁表面的所述第一和第二面形成具有{0-11-2}的面取向的组合面。因此，能够更有把握地抑制碳化硅半导体器件的泄漏电流。
[0012]根据本发明的另一个方面的碳化硅半导体器件具有元件部和终端部，所述元件部设置有半导体元件，所述终端部围绕所述元件部。所述碳化硅半导体器件包括碳化硅衬底、栅极绝缘膜、栅电极、第一主电极、第二主电极和侧壁绝缘膜。碳化硅衬底由具有六方单晶结构的碳化硅制成。所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和侧壁表面，所述平坦表面位于所述元件部中，所述侧壁表面位于所述终端部中，所述侧壁表面围绕所述平坦表面，所述侧壁表面相对于所述平坦表面倾斜以接近所述第二主表面。所述碳化硅衬底包括第一杂质区、第二杂质区和第三杂质区，所述第一杂质区具有第一导电类型，所述第二杂质区设置在所述第一杂质区上并且具有第二导电类型，所述第三杂质区设置在所述第二杂质区上并且通过所述第二杂质区与所述第一杂质区分离。所述第一至第三杂质区中的每一个具有位于所述平坦表面上的部分。所述栅极绝缘膜在所述第一主表面的所述平坦表面上将所述第一和第三杂质区彼此连接。所述栅电极设置在所述栅极绝缘膜上。所述第一主电极在所述第一主表面的所述平坦表面上与所述第三杂质区接触。所述第二主电极设置在所述第二主表面上。所述侧壁绝缘膜覆盖所述第一主表面的所述侧壁表面。所述侧壁表面当宏观地看时具有{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}的面取向中的一种。
[0013]按照根据上述另一个方面的碳化硅半导体器件，设置在终端部中的侧壁表面当宏观地看时具有{0-33-8}、{0-11-2}、{0-11-4}和{0-11-1}的面取向中的一种。因此，在终端部中，能够使碳化硅衬底的侧壁表面和侧壁绝缘膜之间的界面中的界面态密度低。这样抑制了因存在界面态而导致产生电流。因此，能够抑制碳化硅半导体器件的泄漏电流。
[0014]优选地，在所述碳化硅衬底的所述第一主表面的所述侧壁表面设置侧壁杂质区，所述侧壁杂质区具有所述第二导电类型并连接到所述第三杂质区。因此，电场集中被缓和，从而增大碳化硅半导体器件的击穿电压。
[0015]优选地，所述碳化硅衬底的所述第一主表面在所述终端部中具有围绕所述侧壁表面的底表面，并且与所述侧壁表面相对于所述平坦表面的倾斜相比，所述底表面相对于所述平坦表面具有较小的倾斜。因此，终端部的底表面能够设置有用于缓和电场集中的结构。
[0016]优选地，在所述碳化硅衬底的所述第一主表面的所述底表面设置保护环区，所述保护环区具有所述第二导电类型，所述保护环区与所述侧壁表面分离，所述保护环区围绕所述侧壁表面。因此，电场集中被缓和，从而增大碳化硅半导体器件的击穿电压。
[0017]本发明中的一种制造碳化硅半导体器件的方法是如下的用于制造具有元件部和终端部的碳化硅半导体器件的方法，所述元件部设置有半导体元件，所述终端部围绕所述元件部，所述方法包括以下步骤。制备碳化硅衬底，所述碳化硅衬底由具有六方单晶结构的碳化硅制成。所述碳化硅衬底具有第一主表面和与所述第一主表面相反的第二主表面。所述第一主表面具有平坦表面和侧壁表面，所述平坦表面位于所述元件部中，所述侧壁表面位于所述终端部中，所述侧壁表面围绕所述平坦表面，所述侧壁表面相对于所述平坦表面倾斜以接近所述第二主表面。所述碳化硅衬底包括第一杂质区、第二杂质区和第三杂质区，所述第一杂质区具有第一导电类型，所述第二杂质区设置在所述第一杂质区上并且具有第二导电类型，所述第三杂质区设置在所述第二杂质区上并且通过所述第二杂质区与所述第一杂质区分离。所述第一至第三杂质区中的每一个具有位于所述平坦表面上的部分。制备所述碳化硅衬底的步骤包括通过经由蚀刻去除所述碳化硅衬底的所述第一主表面的一部分来形成所述侧壁表面的步骤，所述蚀刻通过在将所述碳化硅衬底的所述第一主表面的一部分暴露于包含卤素的气体的同时加热所述碳化硅衬底来进行。形成栅极绝缘膜，所述栅极绝缘膜在所述第一主表面的所述平坦表面上将所述第一杂质区和所述第三杂质区彼此连接。形成侧壁绝缘膜，所述侧壁绝缘膜覆盖所述第一主表面的所述侧壁表面。在所述栅极绝缘膜上形成栅电极。形成第一主电极，所述第一主电极在所述第一主表面的所述平坦表面上与所述第三杂质区接触。在所述第二主表面上形成第二主电极。
[0018]根据上述制造方法，通过热蚀刻形成侧壁表面。通过使用热蚀刻，侧壁表面的面取向可变得适于抑制侧壁表面和侧壁绝缘膜之间的界面态。这样抑制了因存在界面态导致电流。因此，能够抑制碳化硅半导体器件的泄漏电流。
[0019]本发明的有益效果
[0020]根据本发明，能够如上所述