3dic密封环结构及其形成方法
【技术领域】
[0001] 本发明总体涉及集成电路，更具体地，涉及3D集成电路。
【背景技术】
[0002] 由于各种电子部件（例如，晶体管、二极管、电阻器、电容器等）的集成密度的持续 改进，半导体产业已经经历了快速发展。在大多数情况下，这种集成密度的改进源自最小特 征尺寸的不断降低（例如，将半导体工艺节点向着亚20nm节点缩小），这允许更多的部件被 集成在给定的面积中。随着近来对微型化、更高速度和更大带宽以及更低功耗和延迟的需 求的增长，对半导体管芯的更小和更具创造性的封装技术的需求也已增长。
[0003] 随着半导体技术进一步的发展，堆叠式半导体器件（例如，3D集成电路（3DIC))已 经作为有效替代出现以进一步降低半导体器件的物理尺寸。在堆叠式半导体器件中，在不 同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。两个或多个 半导体晶圆可以堆叠在一起和/或接合在彼此的顶部上以进一步减小半导体器件的形状 因数。
[0004] 在制造工艺期间，在通过切割半导体晶圆来分隔管芯之前，半导体晶圆经历了很 多处理步骤。处理步骤可以包括光刻、蚀刻、掺杂、研磨和/或沉积不同的材料。处理步骤 可以包括湿或干工艺步骤。也可以对堆叠式半导体器件实施上述处理步骤。
【发明内容】
[0005] 根据本发明的一个方面，提供了一种半导体器件，包括：第一半导体芯片，包括第 一衬底、多个第一介电层和多条导线，多条导线形成在第一衬底上方的第一介电层中；第二 半导体芯片，该第二半导体芯片的一表面接合至第一半导体芯片的第一表面，第二半导体 芯片包括第二衬底、多个第二介电层和多条第二导线，并且多条第二导线形成在第二衬底 上方的第二介电层中；第一导电部件，从第一半导体芯片延伸至多条第二导线中的一条； 以及第一密封环结构，从第一半导体芯片延伸至第二半导体芯片。
[0006] 优选地，第一密封环结构延伸穿过第一半导体芯片的接合的第一表面和第二半导 体芯片的接合的表面。
[0007] 优选地，第一密封环结构和第一导电部件由相同的材料形成。
[0008] 优选地，第一密封环结构沿着第一半导体芯片和第二半导体芯片的外围。
[0009] 优选地，第一密封环结构环绕第一半导体芯片。
[0010] 优选地，该半导体器件还包括：延伸穿过多个第二介电层的第二密封环结构，其 中，第一密封环结构与第二密封环结构直接接触。
[0011] 优选地，该半导体器件还包括：延伸穿过多个第一介电层的第三密封环结构，其 中，第一密封环结构与第三密封环结构直接接触。
[0012] 优选地，第一导电部件将第一半导体芯片电连接至第二半导体芯片，并且第一密 封环结构不电连接至任何有效器件。
[0013] 优选地，第一导电部件从第一半导体芯片的第二表面延伸至多条第二导线中的一 条，并且第一密封环结构从第一半导体芯片的第二表面延伸至第二半导体芯片。
[0014] 优选地，第一半导体芯片是背照式传感器，而第二半导体芯片是逻辑电路。
[0015] 根据本发明的另一方面，提供了一种形成半导体器件的方法，该方法包括：提供第 一芯片，该第一芯片具有衬底和多个介电层，多个介电层中形成有金属化层；将第一芯片的 多个介电层的第一表面接合至第二芯片的一表面；形成从第一芯片延伸至第二芯片中的金 属化层的第一导电部件；以及形成从第一芯片延伸至第二芯片的第一密封环结构。
[0016] 优选地，同时实施形成第一导电部件和形成第一密封环结构。
[0017] 优选地，形成第一密封环结构还包括：形成从衬底的背面延伸穿过多个介电层直 至第二芯片的第一开口；以及在第一开口中形成导电材料。
[0018] 优选地，形成第一导电部件还包括：形成从衬底的背面延伸穿过多个介电层直至 第二芯片中的金属化层的第二开口，该第二开口与第一开口横向间隔开；以及在第二开口 中形成导电材料。
[0019] 优选地，该方法还包括：在第二芯片中形成第二密封环结构，第一密封环结构与第 二密封环结构直接接触。
[0020] 根据本发明的又一方面，提供了一种形成半导体器件的方法，该方法包括：提供第 一衬底，第一衬底具有一个或多个上覆的第一介电层和位于一个或多个第一介电层中的第 一导电互连件；提供第二衬底，第二衬底具有一个或多个上覆的第二介电层、位于一个或多 个第二介电层中的第二导电互连件以及位于一个或多个第二介电层中的第一密封环结构； 将第一衬底接合至第二衬底，第一衬底接合至第二衬底使得第一介电层的最顶端的介电层 与第二介电层的最顶端的介电层接触；以及形成延伸穿过第一介电层的最顶端的介电层和 第二介电层的最顶端的介电层的第二密封环结构。
[0021] 优选地，在将第一衬底接合至第二衬底的步骤之前，实施形成第二密封环结构的 步骤。
[0022] 优选地，形成第二密封环结构还包括：形成延伸穿过一个或多个上覆的第一介电 层直至一个或多个第二介电层中的第一密封环结构的第一开口；以及在第一开口中形成导 电材料。
[0023] 优选地，该方法还包括形成将第一衬底连接至第二衬底的第一导电部件，包括：在 形成第一开口的同时，形成穿过一个或多个上覆的第一介电层直至一个或多个第二介电层 中的第二互连件的第二开口；和在第一开口中形成导电材料的同时，在第二开口中形成导 电材料。
[0024] 优选地，第二密封环结构沿着第一衬底和第二衬底的外围。
【附图说明】
[0025] 为了更充分地理解本实施例及其优势，现在将结合附图所进行的以下描述作为参 考，其中：
[0026] 图IA至图IE示出了根据一个实施例的在制造密封环的中间阶段的截面图。
[0027] 图2是根据一个实施例的密封环的平面图。
[0028] 图3示出了根据另一实施例的密封环的截面图。
[0029] 图4示出了根据另一实施例的密封环的截面图。
[0030] 图5示出了根据另一实施例的密封环的截面图。
[0031] 图6示出了根据另一实施例的密封环的截面图。
[0032] 图7示出了根据另一实施例的密封环的截面图。
【具体实施方式】
[0033] 现在将详细参考附图中示出的实施例。在任何可能的情况下，附图和说明书中相 同的参考标号用于指代相同或相似的部件。在附图中，为了清楚和方便，可以放大形状和厚 度。该描述将特别针对形成根据本发明的方法和装置的部分的元件或更直接地与根据本发 明的方法或装置配合的元件。应当理解，未具体示出或描述的元件可以呈现本领域普通技 术人员熟知的各种形式。一旦受到本发明启示，则多种替代和修改对本领域普通技术人员 将是显而易见的。
[0034] 在整个说明书中，参照"一个实施例"或"一实施例"是指在至少一个实施例中包 括结合实施例所述的特定部件、结构或特征。因此，在整个说明书的各个位置处出现的短语 "在一个实施例中"或"在一实施例中"不必都参照同一实施例。此外，在一个或多个实施例 中，可以以任何合适的方式组合特定的部件、结构或特征。应当理解，没有按照比例绘制以 下附图；相反，这些附图仅仅旨在用于说明的目的。
[0035] 将结合具体环境来描述实施例，即，用于堆叠式半导体器件的密封环结构。然而， 其他实施例可以应用于各种半导体器件。在下文中，将参照附图来详细解释各个实施例。
[0036] 图IA至图IE示出了根据一个实施例的形成堆叠式半导体器件10中的密封环结 构的各个中间步骤。首先参照图1A，根据各个实施例，示出了接合工艺之前的第一晶圆100 和第二晶圆200。在一个实施例中，第一晶圆100包括其中形成有第一电路（共同通过第一 电路104示出）的第一衬底102。第一衬底102可以包括例如掺杂或非掺杂的块状硅或绝 缘体上半导体（SOI)衬底的有源层。通常地，SOI衬底包括在绝缘层上形成的诸如硅的半 导体材料层。绝缘层可以是例如埋氧（BOX)层或氧化硅层。在衬底上提供绝缘层，衬底通 常为硅或玻璃衬底。也可以使用诸如多层或梯度衬底的其他衬底。
[0037] 在第一衬底102上形成的第一电路104可以是适用于特定应用的任何类型的电 路。在一个实施例中，电路包括在衬底上形成的电子器件，其中一个或多个介电层覆盖电子 器件。在介电层之间可以形成金属层以在电子器件之间传输电信号。还可以将电子器件形 成在一个或多个介电层中。
[0038] 例如，第一电路104可以包括各种N型金属氧化物半导体（NMOS)和/或P型金属 氧化物半导体（PMOS)器件，诸如，互连以实施一种或多种功能的晶体管、电容器、电阻器、 二极管、光电二极管或熔丝等。功能可以包括存储器结构、处理结构、传感器、放大器、功率 分布、输入/输出电路等。本领域普通技术人员将理解，提供的以上实例仅用于说明的目的 以进一步解释本发明的应用但不