构10外部的其他部件隔离。另一介电层135,也被称为第二介电层，设置在第一介电 层130和栅极结构105的上方。第一介电层130或第二介电层135均是层间介电层（ILD) 的一部分。在本发明中，ILD被指定为导电线路138下方的代表性介电层。在一些实施例 中，由于类似的形成条件，第一介电层130和第二介电层135通过截面是不可区分的。
[0043] 在一些实施例中，衬底100包括诸如硅衬底的半导体衬底材料。在一些实施例中， 衬底100包括硅锗、砷化镓或者其他合适的半导体材料。在一些实施例中，衬底100进一步 包括诸如P阱和/或N阱（未示出）的掺杂区。在一些其他实施例中，衬底100进一步包 括诸如掩埋层和/或外延层的其他部件。此外，在一些实施例中，衬底100是诸如绝缘体上 硅（SOI)的绝缘体上半导体。在其他实施例中，半导体衬底100包括掺杂外延层、梯度半导 体层，和/或还包括不同类型的另一个半导体层上方的半导体层，诸如硅锗层上的硅层。在 一些其他实例中，化合物半导体衬底包括多层硅结构或硅衬底可以包括多层化合物半导体 结构。在一些实施例中，衬底100可以包括诸如锗和金刚石的其他元素半导体。在一些实 施例中，衬底100包括诸如碳化娃、砷化镓、砷化铟或者磷化铟的化合物半导体。
[0044] 栅极结构105是如图1中的复合结构并且包括若干不同膜。在一些实施例中，栅 极结构105是金属栅极或替换金属栅极。图1所示的金属栅极105包括与第一介电层130 界面连接的间隔件116。在一些实施例中，间隔件116是单层结构，在一些其他实例中，间隔 件116是多层结构。采用诸如氮化硅、氧化硅、或氮氧化硅的介电材料，以形成间隔件116。 栅极结构105还包括衬底100上方的界面层520。高k介电层522设置在界面层520上方。 高k介电层522还沿着y轴邻近间隔件116直立延伸。
[0045] 覆盖层523共形地设置在高k介电层522上方。在一些实施例中，覆盖层523由 诸如金属碳氮化物、氮化钛或氮化钽的材料制成。栅极结构105进一步包括设置在覆盖层 上方的势垒层524。在一些实施例中，势垒层524配置为阻止一些不期望的离子穿透进入 下面的各层。栅极结构105还具有功函层114。在一些实施例中，功函层114是可以通过 ALD、PVD、CVD、或其他合适的工艺形成的P型功函金属（P型金属）。可选地，P型金属层包 括可以在PFET器件中适当地实现的诸如WN、TaN、或Ru的其他适当的金属。在一些实施例 中，P型金属层包括多金属层结构，诸如TiN/WN。在一些实施例中，功函层114是若干层膜 的叠层。
[0046] 对于图1所示的一些实施例，功函层114是可以通过ALD、PVD、CVD或其他合适的 工艺形成的N型功函金属（N型金属）。可选地，N型金属层包括在PFET器件中适当地实 现的诸如TiAl、WN、TaN、或Ru的其他适当的金属。在一些实施例中，N型金属层包括诸如 TiAl/TiN的多金属层结构。
[0047] 像P型金属层一样，N型金属层是若干层膜的叠层并且包括厚度在约丨〇A至约 60人的范围内的TiAl/TiN。通过诸如ALD、PVD、CVD、PECVD的各种沉积技术或其他适当的 技术来形成N型金属层。
[0048] 栅极结构105进一步包括金属填充层120。金属填充层120沉积在功函层114上 方并且提供接合导电塞125的位置。金属填充层120具有顶面121。顶面121的一部分与 金属氧化物126接触。如图1所示，顶面121与金属氧化物126接触的部分为大致平坦的 表面。顶面121的另一部分为曲面并且凹进以低于顶面的平坦部分。顶面121的曲面凹进 部具有弧形端部122。在一些实施例中，端部122是半圆形弧。凹进部提供用于沿着横向轴 (X轴）填充导电材料的空间，以形成横向侵蚀部125a。因为凹进部的端部122是弧，所以 横向侵蚀部125a与端部122共形，以具有与金属填充层120界面连接的圆角端。
[0049] 在一些实施例中，金属填充层120的一部分转换为介于金属填充层120和第二介 电层135之间的金属氧化物126。如图1所示，其生长在金属填充层120的顶部上。在一些 实施例中，金属填充层120是铝（A1)。铝填充层120的顶部转换为诸如氧化铝（A1203)的 铝填充层120的氧化物126。
[0050] 填充在凹进部中的导电材料形成接合在金属填充层120上的倒T形导电塞125的 底部。底部定义为金属氧化物126与金属填充层120之间的界面下方的部分。金属氧化物 126与金属填充层120之间的界面之上的部分是导电塞125的上部。在一些实施例中，如图 1所示，导电塞125的上部是从顶端尺寸逐渐减小的锥形。倒T形导电塞125的底部包括 沿着X轴延伸到金属填充层120中的横向侵蚀部125a。如图2A所示，通过金属填充层120 所环绕的导电塞125的底部具有尺寸D1，通过第二介电层135所环绕的导电塞125的上部 具有尺寸D2。
[0051] 在本发明中，D1大于D2。导电塞125与尺寸为D1的顶面121的凹进部接触并且 以减小的尺寸D2纵向（沿着Y轴）延伸出栅极结构105。横向（X轴）基本垂直于纵向（Y 轴）。介于导电塞125底部和金属填充层120之间的接触面增大，因此降低了接触电阻。
[0052] 在一些实施例中，导电塞125的底部为圆形并具有直径D1。导电塞125的上部是 圆柱形或圆锥形。D2被定义为上部的一半高度处的直径。
[0053] 再次参照图1，导电塞125的横向侵蚀部125a具有宽度W。从凹进顶面的尖端122 至导电塞125和第二介电层135之间的界面测量出宽度W。在一些实施例中，横向侵蚀部与 导电塞125的中心纵轴A对称。中心纵轴A基本平行于Y轴。在一些实施例中，宽度W等 于D1和D2之间的差值的一半，其定义为以下等式：
【主权项】
1. 一种制造半导体结构的方法，包括： 提供衬底； 在所述衬底上形成金属栅极结构； 将第一介电层设置在所述衬底上； 将第二介电层设置在所述金属栅极结构和所述衬底上方； 在所述第二介电层中执行第一蚀刻，从而形成开口，以暴露所述金属栅极结构中的金 属材料的顶面； 在所述第一介电层中执行第二蚀刻，从而形成开口，以暴露所述衬底的硅化物区；以及 在形成的所述开口中执行湿蚀刻，以从所述顶面去除所述金属材料的一部分，从而在 所述介电材料下方形成横向凹槽。
2. 根据权利要求1所述的方法，其中，所述衬底的所述硅化物区暴露于所述湿蚀刻的 溶液之下。
3. 根据权利要求1所述的方法，进一步包括：使含氮或氢的气体流入在所述第一蚀刻 和所述第二蚀刻的过程中形成的所述开口中。
4. 根据权利要求1所述的方法，进一步包括：对所述金属材料的顶面执行氧处理。
5. 根据权利要求1所述的方法，其中，利用包括册13和!1202的溶液执行所述湿蚀刻。
6. 根据权利要求1所述的方法，进一步包括：利用导电材料填充在所述第一蚀刻和所 述第二蚀刻的过程中形成的所述开口和所述横向凹槽。
7. -种制造半导体结构的方法，包括： 提供衬底； 在所述衬底上形成金属栅极结构，其中，所述金属栅极结构包括：高k介电层、势垒层、 功函层、以及金属填充层； 执行第一蚀刻以形成开口，从而暴露出所述金属填充层的表面； 在所述开口中执行氧处理； 在所述开口中执行湿蚀刻，从而在所述表面下方形成凹槽；以及 将导电材料填充在所述开口中，以形成接合在所述金属栅极结构上的倒T形导电塞。
8. 根据权利要求7所述的方法，进一步包括对所述金属填充层的表面执行氧处理，从 而在所述金属填充层上形成所述金属填充层的氧化物。
9. 一种半导体结构，包括： 衬底； 金属栅极，包括金属填充层并设置在所述衬底上方； 介电材料，位于所述金属填充层上方并且将所述金属填充层与所述介电材料上方的导 电线路间隔开；以及 导电塞，纵向延伸穿过所述介电材料并且沿着横向方向终止于所述金属填充层内的横 向侵蚀部，所述横向方向基本垂直于所述导电塞的纵向方向。
10. 根据权利要求9所述的半导体结构，进一步包括介于所述介电材料和所述金属填 充层之间的所述金属填充层的氧化物。
【专利摘要】本发明提供了半导体结构及其制造方法。半导体结构包括衬底和金属栅极。金属栅极包括金属填充层并设置在衬底上方。半导体结构还包括金属填充层上方的介电材料并且将金属填充层与导电线路间隔开。导电线路位于介电材料上方。半导体结构还包括纵向延伸穿过介电材料并且沿着横向方向终止于金属填充层内部的横向侵蚀部的导电塞。横向方向基本垂直于导电塞的纵向方向。
【IPC分类】H01L21-768, H01L23-48, H01L21-28
【公开号】CN104835780
【申请号】CN201410332555
【发明人】陈建宏, 刘胜杰, 陈禾秉, 吴文朗, 崔成章
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年8月12日
【申请日】2014年7月14日
【公告号】US9147767, US20150228793