阵列基板、阵列基板制造方法和显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，特别涉及一种阵列基板、阵列基板制造方法和显示装 置。
【背景技术】
[0002] 薄膜晶体管液晶显不器（ThinFilmTransistorLiquidCrystalDisplay，简称 TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地 位。
[0003] 金属氧化物TFT是最近几年新兴的技术，开态电流大、迀移率高，均一性好，透明， 制造工艺简单，可以更好地满足大尺寸液晶显示器和有源有机电致发光的需求，备受人们 的关注。金属氧化物TFT的开态电流是非晶硅TFT的50倍以上，关态电流一般在l(TnA(安） 到1(T12A之间。而在静态画面时采用低刷新频率，可以大幅减少功耗。
[0004] 发明人在实现本发明的过程中，发现上述方式至少存在如下缺陷：以目前的关态 电流在低刷新频率下（如1HZ)，无法保持加载在液晶显示像素的电压。
【发明内容】
[0005] 为了解决相关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显 示像素的电压的问题，本发明实施例提供了一种阵列基板、阵列基板制造方法和显示装置。 所述技术方案如下：
[0006] 根据本发明的第一方面，提供一种阵列基板，所述阵列基板包括：
[0007] 基板；
[0008] 所述基板上依次形成有包括栅极的图案以及栅绝缘层；
[0009] 在形成有所述栅绝缘层的基板上形成有包括半导体层的图案；
[0010] 在形成有所述半导体层的图案的基板上形成有包括源极与漏极的图案，所述半导 体层的图案分别与所述源极、所述漏极连接，所述半导体层的图案与所述源极设置有第一 连接处，所述第一连接处的任意一点为第一连接点，所述半导体层的图案与所述漏极设置 有第二连接处，所述第二连接处上的任意一点为第二连接点，所述第一连接点至所述第二 连接点在所述半导体层的图案上的距离大于所述栅极的任一边长。
[0011] 可选的，所述栅极呈矩形，所述第一连接点至所述第二连接点之间的半导体层的 图案呈条状图案，且所述条状图案的长度方向与所述矩形的任一对角线平行。
[0012] 可选的，所述第一连接点至所述第二连接点之间的半导体层的图案呈U形图案。
[0013] 可选的，所述第一连接点至所述第二连接点之间的半导体层的图案两端窄中间 宽。
[0014] 可选的，所述半导体层的图案为金属氧化物半导体层的图案。
[0015] 可选的，在形成有所述半导体层的基板上形成有刻蚀阻挡层；
[0016] 在所述刻蚀阻挡层上，所述第一连接处、所述第二连接处对应位置分别形成有接 触过孔，所述半导体层的图案通过所述第一连接处的接触过孔与所述源极连接，所述半导 体层的图案通过所述第二连接处的接触过孔与所述漏极连接。
[0017] 根据本发明的第二方面，提供一种阵列基板制造方法，所述方法包括：
[0018] 在基板上依次形成包括栅极的图案以及栅绝缘层；
[0019] 在形成有所述栅绝缘层的基板上形成包括半导体层的图案；
[0020] 在形成有所述半导体层的图案的基板上形成包括源极与漏极的图案，所述半导体 层的图案分别与所述源极、所述漏极连接，所述半导体层的图案与所述源极设置有第一连 接处，所述第一连接处的任意一点为第一连接点，所述半导体层的图案与所述漏极设置有 第二连接处，所述第二连接处上的任意一点为第二连接点，所述第一连接点至所述第二连 接点在所述半导体层的图案上的距离大于所述栅极的任一边长。
[0021] 可选的，所述栅极呈矩形，所述第一连接点至所述第二连接点之间的半导体层的 图案呈条状图案，且所述条状图案的长度方向与所述矩形的任一对角线平行。
[0022] 可选的，所述第一连接点至所述第二连接点之间的半导体层的图案呈U形图案。
[0023] 可选的，所述第一连接点至所述第二连接点之间的半导体层的图案两端窄中间 宽。
[0024] 可选的，所述在形成有所述栅绝缘层的基板上形成半导体层的图案，包括：
[0025] 在形成有所述栅绝缘层的基板上形成金属氧化物半导体层的图案。
[0026] 可选的，所述在形成有所述半导体层的图案的基板上形成包括源极与漏极的图案 之前，所述方法还包括：
[0027] 在形成有所述半导体层的基板上形成刻蚀阻挡层；
[0028] 在所述刻蚀阻挡层上，通过构图工艺在所述第一连接处、所述第二连接处对应位 置分别形成接触过孔，使所述半导体层的图案能够通过所述第一连接处的接触过孔与所述 源极连接，所述半导体层的图案能够通过所述第二连接处的接触过孔与所述漏极连接。
[0029] 根据本发明提供的第三方面，提供一种显示装置，所述显示装置包括第一方面提 供的阵列基板。
[0030] 本发明提供的技术方案可以包括以下有益效果：
[0031] 通过增加源漏极间的距离来增大源漏极间的电阻，继而减小关态电流，解决了相 关技术中以目前的关态电流在低刷新频率下，无法保持加载在液晶显示像素的电压的问 题；达到了在低刷新频率下，也能保持加载在液晶显示像素的电压的效果，同时可以有效的 缩小薄膜晶体管的尺寸，提升开口率。
[0032] 应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不 能限制本发明。
【附图说明】
[0033] 此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施 例，并与说明书一起用于解释本发明的原理。
[0034] 图1是根据一示例性实施例示出的一种阵列基板的结构示意图；
[0035] 图2是现有技术中的阵列基板的结构示意图；
[0036] 图3是根据一不例性实施例不出的另一种阵列基板的结构不意图；
[0037] 图4是关态电流、刷新频率和闪烁度的变化走势图；
[0038] 图5是根据本发明实施例提供的一种阵列基板制造方法的流程图；
[0039] 图6、图7和图8是图5所示实施例中的基板的结构示意图；
[0040] 图9是本发明实施例提供的另一种阵列基板制造方法的流程图；
[0041] 图10和图11是图9所示实施例中的基板的结构示意图。
[0042] 通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图 和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为 本领域技术人员说明本发明的概念。
【具体实施方式】
[0043] 这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及 附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例 中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附 权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
[0044] 图1是根据一示例性实施例示出的一种阵列基板的结构示意图。该阵列基板可以 包括：
[0045] 基板 110。
[0046] 基板110上依次形成有包括栅极120的图案以及栅绝缘层（图1中未示出）。在 形成有栅绝缘层的基板110上形成有包括半导体层140的图案。
[0047] 在形成有半导体层140的图案的基板110上形成有包括源极150与漏极160的图 案，半导体层140的图案分别与源极150、漏极160连接，半导体层140的图案与源极150设 置有第一连接处A(半导体层140与源极150的接触区域），第一连接处A的任意一点为第 一连接点dl，半导体层的图案与漏极设置有第二连接处B(半导体层140与漏极160的接 触区域），第二连接处B上的任意一点为第二连接点d2,第一连接点dl至第二连接点d2在 半导体层140的图案上的距离L大于栅极120的任一边长。示