Esl型tft基板结构及其制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种ESL型TFT基板结构及其制作方法。
【背景技术】
[0002]在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)与有机发光二极管显示器(Organic Light Emitting D1de，OLED)等平板显示器已经逐步取代CRT显示器，广泛的应用于液晶电视、手机、个人数字助理、数字相机、计算机屏幕或笔记本电脑屏幕等。
[0003]显示面板是IXD、OLED的重要组成部分。不论是IXD的显示面板，还是OLED的显示面板，通常都具有一薄膜晶体管(Thin Film Transistor，TFT)基板。以IXD的显示面板为例，其主要是由一 TFT基板、一彩色滤光片基板(Color Filter, CF)、以及配置于两基板间的液晶层(Liquid Crystal Layer)所构成，其工作原理是通过在TFT基板与CF基板上施加驱动电压来控制液晶层中液晶分子的旋转，将背光模组的光线折射出来产生画面。
[0004]目前，现有的TFT基板主要有:共平面(Coplanar)型、具有蚀刻阻挡层(Etch StopLayer, ESL)型、背沟道蚀刻(Back Channel Etch, BCE)型等多种类型。
[0005]请参阅图1，现有的ESL型TFT基板包括基板10、依次设于基板10上的栅极20、栅极绝缘层30、氧化物半导体层40、蚀刻阻挡层50、源极61、漏极62、钝化保护层70、及像素电极80。
[0006]图1所示的ESL型TFT基板采用蚀刻阻挡层ESL来避免背沟道损伤，但由于制程精度存在偏差(如曝光制程的对位偏差，蚀刻制程的线宽偏差等)，源极61与漏极62必须与蚀刻阻挡层50存在一定的重叠长度LI和L3，加上在现有的制程能力下源极61与漏极62之间的最小狭缝长度L2，实际的沟道长度L为L1、L2、L3之和，即L = L1+L2+L3，大于同样设计的BCE型TFT基板内背沟道的长度，BCE型TFT基板内背沟道的长度即为源极与漏极之间的最小狭缝长度L2。
[0007]较大的沟道长度L，一方面容易造成TFT的导电性能下降，另一方面使TFT尺寸增大，从而造成像素的开口率下降，增加了像素设计的难度。
【发明内容】
[0008]本发明的目的在于提供一种ESL型TFT基板结构，其具有较小的沟道长度，一方面使得TFT具有良好的导电能力，一方面使TFT尺寸较小，从而可以提高像素开口率，降低像素设计难度。
[0009]本发明的目的还在于提供一种ESL型TFT基板的制作方法，能够减小沟道长度，提高TFT的导电能力，同时减小TFT尺寸，从而可以提高像素开口率，降低像素设计难度。
[0010]为实现上述目的，本发明提供一种ESL型TFT基板结构，包括:
[0011]基板；
[0012]设于所述基板上的栅极；
[0013]设于所述栅极及基板上的栅极绝缘层；
[0014]位于所述栅极上方设于所述栅极绝缘层上的氧化物半导体层；
[0015]设于所述氧化物半导体层上的蚀刻阻挡层，所述蚀刻阻挡层对应所述氧化物半导体层的两侧分别设有第一过孔、与第二过孔；
[0016]设于所述蚀刻阻挡层上经由第一过孔接触氧化物半导体层的漏极；
[0017]设于所述漏极与蚀刻阻挡层上的钝化保护层，所述钝化保护层设有与第二过孔贯通的通孔；
[0018]设于所述钝化保护层上的电极层；所述电极层的一侧相对靠近所述漏极并经由所述通孔与第二过孔接触氧化物半导体层，构成源极；所述电极层的另一侧沿相对远离所述漏极的方向延伸，构成像素电极。
[0019]所述源极与所述漏极在所述栅极上方的空间内无交叠。
[0020]所述源极与所述漏极在所述栅极上方的空间内有交叠。
[0021]所述氧化物半导体层的材料为铟镓锌氧化物。
[0022]所述电极层的材料为氧化铟锡。
[0023]本发明还提供一种ESL型TFT基板的制作方法，包括以下步骤:
[0024]步骤1、提供一基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，得到栅极；
[0025]步骤2、在所述栅极及基板上沉积栅极绝缘层；在所述栅极绝缘层上沉积并图案化氧化物半导体层；
[0026]步骤3、在所述氧化物半导体层上沉积蚀刻阻挡层，并采用灰阶光罩对所述蚀刻阻挡层进行图案化处理，将对应于所述氧化物半导体层一侧上方的蚀刻阻挡层完全蚀刻掉，暴露出所述氧化物半导体层的一侧区域，形成通透的第一过孔，将对应于所述氧化物半导体层另一侧上方的蚀刻阻挡层部分蚀刻掉，不暴露出所述氧化物半导体层的另一侧区域，形成盲孔形式的第二过孔；
[0027]所述第一、第二过孔之间的间隔距离定义出沟道长度；
[0028]步骤4、在所述蚀刻阻挡层上沉积第二金属层，并对所述第二金属层进行图案化处理，得到漏极；所述漏极经由所述第一过孔与所述氧化物半导体层相接触；
[0029]步骤5、在所述漏极与蚀刻阻挡层上沉积钝化保护层，并对钝化保护层进行图案化处理，形成与所述盲孔形式的第二过孔贯通的通孔，同时将所述盲孔形式的第二过孔完全挖开，形成通透的第二过孔，保持沟道长度不变；
[0030]步骤6、在所述钝化保护层上沉积并图案化电极层，所述电极层的一侧相对靠近所述漏极并经由所述通孔与第二过孔接触氧化物半导体层，构成源极；所述电极层的另一侧沿相对远离所述漏极的方向延伸，构成像素电极。
[0031]所述步骤3具体包括以下步骤:
[0032]步骤31、在所述蚀刻阻挡层上涂布光阻层，采用灰阶光罩对所述光阻层进行曝光、显影，分别得到对应位于所述氧化物半导体层一侧上方的全曝光区域，及对应位于所述氧化物半导体层另一侧上方的半曝光区域；
[0033]步骤32、以所述光阻层为遮蔽层，对所述蚀刻阻挡层进行蚀刻，将对应位于所述全曝光区域下方的蚀刻阻挡层完全蚀刻掉，得到通透的第一过孔，将对应位于所述半曝光区域下方的蚀刻阻挡层部分蚀刻掉，形成盲孔形式的第二过孔；
[0034]步骤33、剥离所述光阻层。
[0035]所述步骤32中，所述蚀刻采用干法蚀刻工艺。
[0036]所述源极与所述漏极在所述栅极上方的空间内无交叠。
[0037]所述源极与所述漏极在所述栅极上方的空间内有交叠。
[0038]本发明的有益效果:本发明提供的一种ESL型TFT基板结构，设置同一电极层既作为源极，又作为像素电极，且漏极与源极分别位于不同层别，使得TFT的沟道长度较小，一方面能够使TFT具有良好的导电能力，一方面能够使TFT尺寸较小，从而可以提高像素开口率，降低像素设计难度。本发明提供的一种ESL型TFT基板的制作方法，先采用灰阶光罩对蚀刻阻挡层进行图案化处理，得到通透的第一过孔与盲孔形式的第二过孔，通过第一、第二过孔之间的间隔距离定义出沟道长度，再形成漏极，然后沉积并图案化钝化保护层，同时将所述盲孔形式的第二过孔完全挖开，保持沟道长度不变，最后形成同时作为源极与像素电极的电极层，能够减小沟道长度，提高TFT的导电能力，同时减小TFT尺寸，从而可以提高像素开口率，降低像素设计难度。
[0039]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0040]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0041]附图中，
[0042]图1为现有的ESL型TFT基板的剖面结构示意图；
[0043]图2为本发明ESL型TFT基板结构的第一实施例的剖面示意图；
[0044]图3为本发明ESL型TFT基板结构的第二实施例的剖面示意图；
[0045]图4为本发明ESL型TFT基板的制作方法的流程图；
[0046]图5为本发明ESL型TFT基板的制作方法的步骤I的示意图；
[0047]图6为本发明ESL型TFT基板的制作方法的步骤2的示意图；
[0048]图7至图9为本发明ESL型TFT基板的制作方法的步骤3的示意图；
[0049]图10为本发明ESL型TFT基板的制作方法的步骤4的示意图；
[0050]图11为本发明ESL型TFT基板的制作方法的步骤5的示意图；
[0051]图12为本发明ESL型TFT基板的制作方法的步骤6的示意图。
【具体实施方式】
[0052]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0053]本发明首先提供一种ESL型TFT基板结构。图2所示为本发明ESL型TFT基板结构第一实施例的示意图，该ESL型TFT基板结构包括:
[0054]基板I ;
[0055]设于所述基板I上的栅极2 ;
[0056]设于所述栅极2及基板I上的栅极绝缘层3 ;
[0057]位于所述栅极2上方设于所述栅极绝缘层2上的氧化物半导体层4 ;
[0058]设于所述氧化物半导体层4上的蚀刻阻挡层5，所述蚀刻阻挡层5对应所述氧化物半导体层4的两侧分别设有第一过孔51、与第二过孔52 ;所述第一、第二过孔51、52之间的间隔距离L4定义出了沟道长度；
[0059]设于所述蚀刻阻挡层ESL上经由第一过孔51接触氧化物半导体层4的漏极6 ;
[0060]设于所述漏极6与蚀刻阻挡层5上的钝化保护层7，所述钝化保护层7设有与第二过孔52贯通的通孔72 ；
[0061 ] 设于所述钝化保护层7上的电极层8 ;所述电极层8的一侧相对靠近所述漏极6并经由所述通孔72与第二过孔52接触氧化物半导体层4，构成源极81 ;所述电极层8的另一侧沿相对远离所述漏极6的方向延伸，构成像素电极82。
[0062]具体地，所述氧化物半导体层4的材料为铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)。所述电极层8的材料为氧化铟锡(Indium Tin Oxide，ITO)。
[0063]值得一提的是，在图2所示的第一实施例中，所述源极81与所述漏极6在所述栅极2上方的空间内无交叠。
[0064]图3所示为本发明ESL型TFT基板结构第二实施例的示意图，该第二实施例与第一实施例的区别在于，所述源极81与所述漏极6在所述栅极2上方的空间内有交叠，相应对所述电极层8的制程精度