42]相应地，本发明还提供一种显示装置，所述显示装置包括本发明提供的上述阵列基板。
[0043]在本发明中，向薄膜晶体管栅极施加一定电压后，堆叠结构上形成导电沟道，由于栅极是环绕堆叠结构设置的，形成的电场也是发散或会聚的，因此，导电沟道的宽度相当于堆叠结构的底面的周长。和现有技术相比，当薄膜晶体管所占的面积一定时，本发明的薄膜晶体管的导电沟道的宽度更大，从而在不影响显示面板开口率的情况下增大饱和区漏电流；并且，本发明的薄膜晶体管的第一极、有源层和第二极形成堆叠结构，因此在薄膜晶体管导通时，可以减小横向电流的干扰，获得较高的载流子迀移率，进而优化薄膜晶体管和阵列基板性能，改善显示装置的显示效果。
【附图说明】
[0044]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0045]图1是本发明的实施例中薄膜晶体管的主视图；
[0046]图2是本发明的实施例中薄膜晶体管的立体结构示意图；
[0047]图3是本发明的实施例中栅极绝缘层的结构示意图；
[0048]图4是本发明的实施例中薄膜晶体管和数据线连接的示意图；
[0049]图5是阵列基板的局部结构示意图；
[0050]图6的图5中A-A方向剖视图；
[0051]图7是图5中B-B方向剖视图；
[0052]图8是本发明的实施例中阵列基板的制造方法流程图。
[0053]其中，附图标记为:
[0054]10、基底；11、栅极；12、堆叠结构；12a、纳米线；121a、纳米第一极；122a、纳米有源层；123a、纳米第二极；13、栅极绝缘层；14、填充层；20、栅线；30、数据线；31、连接部；40、像素电极；50 ;公共导线；60、数据线延长部。
【具体实施方式】
[0055]以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0056]作为本发明的第一个方面，提供一种薄膜晶体管，如图1和图2所示，包括栅极11、有源层、第一极和第二极，所述第一极设置在所述有源层的一侧，所述第二极设置在所述有源层的另一侧，所述有源层、所述第一极和所述第二极形成堆叠结构12，栅极11环绕堆叠结构12设置，且栅极11和堆叠结构12绝缘间隔。
[0057]在本发明中，向栅极11施加一定电压后，堆叠结构12上形成导电沟道，由于栅极11是环绕堆叠结构12设置的，形成的电场也是发散或会聚的，因此，导电沟道的宽度相当于堆叠结构12的底面的周长。和现有技术相比，当薄膜晶体管所占的面积一定时，本发明的薄膜晶体管的导电沟道的宽度更大，从而在不影响显示面板开口率的情况下增大饱和区漏电流；并且，本发明的薄膜晶体管的第一极、有源层和第二极形成堆叠结构，因此在薄膜晶体管导通时，可以减小横向电流的干扰，获得较高的载流子迀移率，进而优化薄膜晶体管的性能。
[0058]具体地，栅极11形成为环绕堆叠结构12的连续的圆环形结构，以使得向栅极施加电压后，电场分布根据均匀，从而所述第一极和所述第二极之间形成的导电沟道中载流子分布更加均匀，改善导电性能。
[0059]本发明对所述堆叠结构的具体形状不作限定，例如，堆叠结构可以为柱状结构，栅极11环绕所述柱状结构设置。作为本发明的一种优选实施方式，如图1所示，所述第一极包括多个互相独立的纳米第一极121a，所述有源层包括分别设置在多个纳米第一极121a上的多个纳米有源层122a，所述第二极包括分别设置在多个纳米有源层122a上的多个纳米第二极123a，每组纳米第一极121a、纳米有源层122a和纳米第二极123a形成为直径为纳米级的纳米线121。由于纳米线的直径较小，体表比较小，因而用于形成反型层时所需要的栅极电压也较小，从而减小驱动电路的功耗；另外由于纳米线的体积较小，可以实现较大的显示面板开口率的设计。
[0060]纳米第一极121a和纳米第二极123a的材料可以为金属，如锌、铜等；纳米有源层122a的材料可以为金属氧化物，如氧化铟，氧化锌等。
[0061]具体地，纳米线12a的直径在20nm?50nm之间。
[0062]如图1和图3所示，所述薄膜晶体管还包括包覆栅极11的栅极绝缘层13，从而将第一极、第二极和有源层形成的堆叠结构12与栅极11绝缘间隔开。
[0063]本发明中的薄膜晶体管可以设置在阵列基板的像素单元中，将所述第一极与数据线相连，所述第二极与像素单元相连，具体地，纳米线12a的高度是栅极绝缘层13高度的105%?120%，以便于每个纳米线12a的纳米第一极121a与数据线30的连接。
[0064]进一步地，栅极绝缘层13围成的区域内填充有填充层14，多个纳米线12a通过填充层14绝缘间隔，填充层14对纳米线12a起到一定的保护作用，防止外界的杂质或水分对纳米线12a的影响，提高薄膜晶体管的可靠性。
[0065]本发明对填充层的材料不作具体限定，只要可以起到绝缘间隔的作用即可，具体可以为光固化胶等，以便于填充层的设置。
[0066]具体地，填充层14沿纳米线12a高度方向的尺寸为纳米线12a高度的80 %?90%，从而在保护纳米线12a的同时防止完全覆盖纳米线12a，以便于纳米线12a与数据线的连接(如图4所示)。
[0067]作为本发明的第二个方面，提供一种阵列基板，所述阵列基板包括显示区(如图5中虚线以上部分)和非显示区(如图5中虚线以下部分)，所述显示区和所述非显示区均设置有多个薄膜晶体管，其中，所述薄膜晶体管为本发明提供的上述薄膜晶体管。
[0068]由于本发明的薄膜晶体管的导电沟道的宽度加大，在不影响开口率的情况下增大饱和区漏电流，从而提高薄膜晶体管的性能，进而使得包括所述薄膜晶体管的阵列基板的性能和质量提尚。
[0069]具体地，如图5所示，所述阵列基板包括多条栅线20和多条数据线30，多条栅线20和多条数据线30将所述显示区划分为多个像素单元，每个像素单元均设置有所述薄膜晶体管和像素电极40，数据线30上设置有连接部31，如图6所示，每个像素单元内的薄膜晶体管的栅极与栅线20相连，第一极与像素电极40相连，第二极与连接部31相连。应当理解的是，数据线30和像素电极40之间是绝缘间隔的。
[0070]如上文中所述，所述薄膜晶体管的第一极包括多个纳米第一极，第二极包括多个纳米第二极，有源层包括多个纳米有源层，此时，在所述显示区内，连接部31覆盖所述第二极。
[0071]所述阵列基板还包括低电平输入端，在所述非显示区内，多个薄膜晶体管与多条数据线30 —一对应，所述非显示区还设置有与所述低电平输入端相连的公共导线50，如图7所示，位于非显示区的薄膜晶体管的栅极和第一极均与相应的数据线30相连，公共导线50覆盖所述第二极。当某一条数据线上产生较大的静电时，会使得相应的薄膜晶体管导通，从而使得静电释放至低电平输入端。其中，所述低