译码器8中，然后再将逻辑“低”电平和逻辑“高”电平脉冲依次送至列译码器9中。输出单元9从相应的存储单元7中接收到的逻辑脉冲序列依次是“高”电平、“低”电平、“低”电平、“高”电平。输出单元9中的第一个“高”电平脉冲信号对应于行/列地址脉冲信号“低”电平/ “低”电平，即对应于位置(0，0)处的数字半导体光敏像素单元20。同理，输出单元9中的第四个“高”电平脉冲信号对应于行/列地址脉冲信号“高”电平/ “高”电平，即对应于位置(1，1)处的数字半导体光敏像素单元20。
[0091]在将四个数字光敏像素单元20所对应的存储单元7中的数据读出之后，存储单元7将被清零，同时四个数字光敏像素单元20将重新恢复到数据获取模式，并开始一个新的数据获取和读出周期。
[0092]上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用本发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。
【主权项】
1.一种雪崩击穿光敏像素单元，其特征在于，包括: 一半导体衬底； 于所述半导体衬底上所生成的一外延层； 于所述外延层内形成一用于光子探测的雪崩光电二极管，所述雪崩光电二极管包括漂移区域和放大区域； 以及一淬灭单元，所述淬灭单元与所述雪崩光电二极管串联连接。2.根据权利要求1所述的雪崩击穿光敏像素单元，其特征在于:其采用CMOS工艺实现，所述半导体衬底与所述外延层为娃材料。3.根据权利要求1或2所述的雪崩击穿光敏像素单元，其特征在于:还包括一保护环结构，所述保护环结构围绕所述雪崩光电二极管所在区域设置以使得雪崩击穿效应在所述雪崩光电二极管区域内均匀分布； 优选的，还包括一隔离沟道，所述隔离沟道设置于所述保护环结构外围以抑制光学串扰，隔尚沟道内填充有光阻隔材料； 进一步的，所述隔离沟道采用CMOS工艺中的浅槽隔离结构实现； 优选的，所述淬灭单元设置在所述外延层上； 优选的，所述淬灭单元设置于所述雪崩光电二极管区域的外围； 优选的，所述淬灭单元为淬灭电阻。4.一种数字半导体光敏像素单元，其特征在于:包括如权利要求1至3任一项所述的雪崩击穿光敏像素单元以及对应所述雪崩击穿光敏像素单元设置的一甄别单元以及一存储单元，所述雪崩击穿光敏像素单元的电源输入端与电源使能控制信号端相连以接受电源使能控制信号的控制使其在静默状态与响应状态之间切换，所述雪崩击穿光敏像素单元的信号输出作为所述甄别单元的输入以使得与所述甄别单元对应所述雪崩击穿光敏像素单元的响应状态分别输出判断未检测到光子的第一数值或判断检测到光子的第二数值；所述甄别单元的输出作为所述存储单元的输入以记录并存储所述第一数字值或所述第二数字值。5.根据权利要求4所述的数字半导体光敏像素单元，其特征在于:所述数字半导体光敏像素单兀米用CMOS工艺实现，制造材料为娃材料。6.根据权利要求4或5所述的数字半导体光敏像素单元，其特征在于:甄别单元设定一阈值，所述雪崩击穿光敏像素单元的信号输出端信号的幅值大于所述阈值时，所述甄别单元的输出为第二数字值；所述雪崩击穿光敏像素单元的信号输出端信号的幅值小于所述阈值时，所述甄别单元的输出为第一数字值； 优选的，所述阈值为电压阈值或电流阈值； 优选的，所述第一数字值与所述第二数字值为二进制数值； 优选的，所述甄别单元、存储单元与所述雪崩光电二极管位于同一外延层上； 优选的，所述甄别单元为甄别器； 优选的，所述存储单元为I比特存储器。7.一种数字半导体光敏像素阵列，其特征在于，包括: 一共同的半导体衬底； 一共同的外延层； 以及设置在所述共同外延层上的多个如权利要求5或6任一项所述的数字半导体光敏像素单元，所述数字半导体光敏像素单元在所述外延层上呈阵列分布； 优选的，所述数字半导体光敏像素阵列采用CMOS工艺实现，所述半导体衬底与所述外延层为硅材料。8.一种数字半导体光电倍增影像传感器，其特征在于，包括:如权利要求7所述的数字半导体光敏像素阵列以及一用于读取所述数字半导体光敏像素阵列中每一数字半导体光敏像素单元数据及地址信息的读取模块。9.根据权利要求8所述的数字半导体光电倍增影像传感器，其特征在于:所述读取模块包括: 一地址单元，所述地址单元与所述每一数字半导体光敏像素单元通信连接以确定所述每一数字半导体光敏像素单元在所述阵列中的地址信息； 一控制单元，所述控制单元与所述地址单元通信连接以用于指定地址的数字半导体光敏像素单元选通以及相应数据及地址输出指令的发送； 以及一输出单元，所述输出单元与所述每一数字半导体光敏像素单元通信连接以在指定地址的数字半导体光敏像素单元选通后，传输所述数字半导体光敏像素单元发出的数据及相应的地址信息； 优选的，所述地址单元包括一行译码器和一列译码器:所述行译码器的输出端分别与所述每一数字半导体光敏像素单元的存储单元通信连接，以确定所述每一数字半导体光敏像素单元在所述阵列中的行地址信息；所述列译码器的输出端分别与所述每一数字半导体光敏像素单元的存储单元通信连接，以确定所述每一数字半导体光敏像素单元在所述阵列中的列地址信息；且所述行译码器的输入端、所述列译码器的输入端均与所述控制单元通信连接以接受所述控制单元的驱动，控制指定地址的数字半导体光敏像素单元的选通以及数据、地址信息的发送； 优选的，所述控制单元预存所述数字半导体光敏像素单元数据输出逻辑顺序的地址信息，包括一个行选通信号输出端、一个列选通信号输出端、至少η个行地址信息输出端以及至少η个列地址信息输出端，所述行选通信号输出端及行地址信息输出端与所述行译码器的输入端分别通信连接，所述列选通信号输出端及列地址信息输出端与所述列译码器的输入端通信连接，所述控制单元经由所述行地址选通信号、列地址选通信号控制所述地址单元是否工作，所述控制单元经由所述行地址信息输出端以及列地址信息输出端发送的信号控制数字半导体光敏像素单元按照所述地址信息中的逻辑顺序进行数据及地址信息的发送； 进一步的，所述地址信息中数据输出逻辑顺序为:逐一选通每一存储单元，以实现依次每一存储单元数据的读取及地址的发送； 或，控制位于同一行的存储单元依次选通，以逐行进行存储单元数据的读取及地址的发送； 或，控制位于同一列的存储单元依次选通，以逐列进行存储单元数据的读取及地址的发送。10.根据权利要求8或9所述的数字半导体光电倍增影像传感器，其特征在于:其采用CMOS工艺实现，制造材料为硅材料； 优选的，所述地址单元、控制单元以及输出单元与所述雪崩光电二极管位于同一硅外延层上； 优选的，所述每一数字光敏像素单元共用同一电源使能控制信号端。
【专利摘要】本发明公开了一种数字半导体光电倍增影像传感器，包括一数字半导体光敏像素阵列，用于进行光子的探测；一地址单元，地址单元与每一数字半导体光敏像素单元通信连接以确定每一数字半导体光敏像素单元在阵列中的地址信息；一控制单元，控制单元与地址单元通信连接以用于指定地址的数字半导体光敏像素单元选通以及相应数据及地址输出指令的发送；以及一输出单元，输出单元与每一数字半导体光敏像素单元通信连接以在指定地址的数字半导体光敏像素单元选通后，传输数字半导体光敏像素单元发出的数据及相应的地址信息。该传感器不仅可以输出有无探测到光子的信息，还可以输出该探测到的光子的位置信息，因此可广泛用于数字光电成像系统。
【IPC分类】H01J43/04, H01L31/02
【公开号】CN105047517
【申请号】CN201510397057
【发明人】N·达申佐, V·萨维里耶夫, 王麟, 谢庆国
【申请人】武汉旧邦科技有限公司
【公开日】2015年11月11日
【申请日】2015年7月8日