，降低阈值电压和亚阈值斜率，提高薄膜晶体管的驱动能力，同时顶栅极还可以起到遮光作用，减少沟道光致漏电现象的发生。本发明提供的一种TFT基板，其低温多晶硅层采用固相结晶方法制备，生产成本较低，并且该TFT基板还具有双栅极结构，使得薄膜晶体管的电性较好，驱动能力强，且不容易发生沟道光致漏电现象。
[0030]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【附图说明】
[0031]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0032]附图中，
[0033]图1为本发明的TFT基板的制作方法的步骤I的示意图；
[0034]图2为本发明的TFT基板的制作方法的步骤2的示意图；
[0035]图3为本发明的TFT基板的制作方法的步骤3的示意图；
[0036]图4为本发明的TFT基板的制作方法的步骤4的示意图；
[0037]图5-6为本发明的TFT基板的制作方法的步骤5的示意图；
[0038]图7-8为本发明的TFT基板的制作方法的步骤6的示意图；
[0039]图9为本发明的TFT基板的制作方法的步骤7的示意图；
[0040]图10为本发明的TFT基板的制作方法的步骤8的示意图暨本发明的TFT基板的示意图。
【具体实施方式】
[0041]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
[0042]本发明首先提供一种TFT基板的制作方法，包括如下步骤:
[0043]步骤1、如图1所示，提供一基板1，对所述基板I进行清洗与预烘烤后，在所述基板I上沉积一缓冲层2。
[0044]具体的，所述基板I可以为玻璃基板。
[0045]具体的，所述缓冲层2可以为由氮化硅构成的单层结构、由氧化硅构成的单层结构、或者由氮化硅层和氧化硅层构成的双层结构。优选的，所述缓冲层2的厚度为500?2000Ao
[0046]步骤2、如图2所示，在所述缓冲层2上沉积第一金属层，并对该第一金属层进行图案化处理，得到底栅极3。
[0047]具体的，所述底栅极3可以为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构。优选的，所述底栅极3的厚度为1500?2000A。
[0048]步骤3、如图3所示，在所述底栅极3、及缓冲层2上沉积栅极绝缘层4，在所述栅极绝缘层4上沉积非晶娃层5。
[0049]具体的，所述栅极绝缘层4可以为由氮化硅构成的单层结构、由氧化硅构成的单层结构、或者由氮化硅层和氧化硅层构成的双层结构。优选的，所述栅极绝缘层4的厚度为500 ?2000A。
[0050]优选的，所述非晶硅层5的厚度为500?2000A。
[0051]步骤4、如图4所示，对所述非晶硅层5进行P型掺杂，得到位于上方的P型掺杂非晶娃层52、及位于所述P型掺杂非晶娃层52下方的未掺杂非晶娃层51。
[0052]具体的，采用乙硼烷(B2H6)气体对所述非晶硅层5进行硼离子(B+)掺杂。
[0053]步骤5、如图5所示，采用固相结晶方法(SPC，Solid Phase Crystallizat1n，)将所述未掺杂非晶硅层51、及P型掺杂非晶硅层52转化为未掺杂低温多晶硅层61、及P型掺杂低温多晶硅层62，如图6所示，采用一道光刻制程对所述未掺杂低温多晶硅层61、及P型掺杂低温多晶硅层62进行图案化处理，形成低温多晶硅岛6。
[0054]具体的，在固相结晶的过程中，采用快速热退火(RTA，Rapid Thermal Annealing)的方法对所述未掺杂非晶硅层51、及P型掺杂非晶硅层52进行加热，加热温度为670?730°C，时间为 10 ?30min。
[0055]步骤6、如图7所示，在所述低温多晶硅岛6、及栅极绝缘层4上方沉积第二金属层7，如图8所示，在所述低温多晶硅岛6的未掺杂低温多晶硅层61上定义出对应于所述底栅极3上方的沟道区613，采用一道光刻制程对该第二金属层7、及低温多晶硅岛6进行图案化处理，去除位于所述沟道区613上方的P型掺杂低温多晶硅层62、及第二金属层7，从而形成对应所述沟道区613两侧的源极71与漏极72、及第一 P型掺杂低温多晶硅层621与第二 P型掺杂低温多晶硅层622 ;
[0056]所述源、漏极71、72分别与所述第一、第二 P型掺杂低温多晶硅层621、622相接触。
[0057]具体的，所述沟道区613的宽度小于所述底栅极3的宽度。
[0058]具体的，所述源、漏极71、72可以为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构。优选的，所述源、漏极71、72的厚度为1500?2000A。
[0059]步骤7、如图9所示，在所述源、漏极71、72、沟道区613、及栅极绝缘层4上沉积钝化层8。
[0060]具体的，所述钝化层8可以为由氮化硅构成的单层结构、由氧化硅构成的单层结构、或者由氮化硅层和氧化硅层构成的双层结构。优选的，所述钝化层8的厚度为3000?4000Ao
[0061]步骤8、如图10所示，在所述钝化层8上沉积第三金属层，并对该第三金属层进行图案化处理，得到对应所述底栅极3的顶栅极9。
[0062]具体的，所述顶栅极9可以为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构。优选的，所述顶栅极9的厚度为1500?2000A。
[0063]优选的，所述顶栅极9与底栅极3的大小、厚度、及材料完全相同。
[0064]请参阅图10，基于上述TFT基板的制作方法，本发明还提供一种采用上述方法制备的TFT基板，包括:基板1，设于所述基板I上的缓冲层2，设于所述缓冲层2上的底栅极3，设于所述缓冲层2及底栅极3上的栅极绝缘层4，设于所述栅极绝缘层4上的低温多晶硅岛6，设于所述低温多晶硅岛6及栅极绝缘层4上的源极71与漏极72，设于所述源、漏极71、72、低温多晶硅岛6及栅极绝缘层4上的钝化层8，及设于所述钝化层8上且对应所述底栅极3的顶栅极9 ；
[0065]其中，所述低温多晶硅岛6包括未掺杂低温多晶硅层61及设于所述未掺杂低温多晶硅层61上的P型掺杂低温多晶硅层62，所述未掺杂低温多晶硅层61上设有对应于所述底栅极3与顶栅极9的沟道区613，所述P型掺杂低温多晶硅层62包括对应所述沟道区613两侧的第一 P型掺杂低温多晶硅层621、及第二 P型掺杂低温多晶硅层622 ;所述源、漏极71、72分别与所述第一、第二 P型掺杂低温多晶硅层621、622相接触。
[0066]具体的，所述基板I可以为玻璃基板。
[0067]具体的，所述缓冲层2可以为由氮化硅构成的单层结构、由氧化硅构成的单层结构、或者由氮化硅层和氧化硅层构成的双层结构。优选的，所述缓冲层2的厚度为500?2000Ao
[0068]具体的，所述底栅极3可以为单层铝结构、单层钼结构、或者由两层钼夹设一层铝的三层结构。优选的，所述底栅极3的厚度为1500?2000A。
[0069]具体的，所述栅极绝缘层4可以为由氮化硅构成的单层结构、由氧化硅构成的单层结构、或者由氮化硅层和氧化硅层构成的双层结构。优选的，所述栅极绝缘层4的厚度为500 ?2000A。
[0070]具体的，所述低温多晶硅岛6的厚度为500?2000A。
[0071]具体的，所