此，也可以GaN类HFET不具备凹陷构造，在AlGaN层上形成源极电极和漏极电极。
[0127]此外，在上述第一实施方式和第二实施方式中，作为氮化物半导体器件，使用形成2DEG层的GaN类HFET，但是并不限于此，作为氮化物半导体器件，也可以使用具备其它结构的场效应晶体管。
[0128]此外，在上述第一实施方式和第二实施方式中，作为氮化物半导体器件，使用常导通型的GaN类HFET，但是并不限于此，作为氮化物半导体器件也可以使用常截止型(normally-off type)的 GaN类 HFET。
[0129]此外，在上述第一实施方式和第二实施方式中，作为电极金属层使用进行肖特基接合的栅极电极，但是并不限于此，作为电极金属层也可以使用电极绝缘栅极构造的场效应晶体管。
[0130]本发明的氮化物半导体器件的氮化物半导体只要是由AlxInyGa1 xyN(x彡0、y彡0、O ^ x+y ^ I)表示的氮化物半导体即可。
[0131]以上对本发明的【具体实施方式】进行了说明，但是本发明并不限定于上述第一实施方式和第二实施方式，能够在本发明的范围内进行各种变更而实施。此外，也可以使将上述第一实施方式和第二实施方式的记载适当组合而得到的方式为本发明的一个实施方式。此夕卜，本发明的氮化物半导体器件并不限于利用2DEG的HFET，即使是MIS (Metal InsulatorSemiconductor:金属绝缘体半导体)FET、M0S (Metal Oxide Semiconductor:金属氧化物半导体)FET、MES (Metal Semiconductor:金属半导体)FET等其它结构的场效应晶体管也能够得到同样的效果。
[0132]S卩，对本发明和实施方式进行总结如下。
[0133]本发明的氮化物半导体器件的特征在于，包括:
[0134]衬底10 ;
[0135]形成在上述衬底10上且具有异质界面的氮化物半导体层叠体20 ;和
[0136]形成在上述氮化物半导体层叠体20上的电极金属层，
[0137]上述电极金属层包括:
[0138]第一金属层24，该第一金属层24与上述氮化半导体层叠体20接合，并且具有包含多个柱部A的微细柱状构造；和
[0139]第二金属层25，该第二金属层25层叠在上述第一金属层24上，并且具有包含多个柱部B的微细柱状构造，
[0140]上述第二金属层25的上述柱部B的粗细方向的平均尺寸，大于上述第一金属层24的上述柱部A的粗细方向的平均尺寸。
[0141]根据上述结构，在由上述金属层形成栅极电极13的情况下，电极金属层包括:第一金属层24，该第一金属层24具有包含多个柱部A的微细柱状构造且与氮化物半导体层叠体20接合；和第二金属层25，该第二金属层25具有包含多个柱部B的微细柱状构造且层叠在第一金属层24上，第二金属层25的上述柱部B的粗细方向的平均尺寸大于第一金属层24的上述柱部A的粗细方向的平均尺寸，因此，能够降低栅极泄漏电流。
[0142]此外，在一个实施方式的氮化半导体器件中，
[0143]上述第一金属层24的上述微细柱状构造由钨氮化物构成，上述第一金属层24的上述柱部A的粗细方向的平均尺寸为5nm以上25nm以下。
[0144]根据上述实施方式，在由上述电极金属层形成栅极电极13的情况下，通过使第一金属层24的微细柱状构造的柱部A的粗细方向的平均尺寸为25nm以下，能够降低栅极泄漏电流。
[0145]此外，通过使上述第一金属层24的微细柱状构造的柱部A的粗细方向的平均尺寸为5nm以上，能够抑制第一金属层24与第二金属层25之间的膜剥落。
[0146]此外，在一个实施方式的氮化半导体器件中，
[0147]上述第二金属层25的上述柱部B的粗细方向的平均尺寸为30nm以上150nm以下。
[0148]根据上述实施方式，在由上述电极金属层形成栅极电极13的情况下，通过使第二金属层25的微细柱状构造的柱部B的粗细方向的平均尺寸为30nm以上，能够降低栅极泄漏电流。
[0149]此外，通过使上述第二金属层25的微细柱状构造的柱部B的粗细方向的平均尺寸为150nm以下，能够抑制第一金属层24与第二金属层25之间的膜剥落。
[0150]此外，在一个实施方式的氮化半导体器件中，
[0151]上述第二金属层25由妈构成。
[0152]根据上述实施方式，第二金属层25由钨构成，因此，在第一金属层24为钨氮化物的情况下，即使第二金属层25的微细柱状构造的柱部B的粗细方向的平均尺寸与第一金属层24的微细柱状构造的柱部A的粗细方向的平均尺寸不同，第一金属层24与第二金属层25之间也能得到高的密合性，能够在防止膜剥落的同时抑制由栅极泄漏不良的发生导致的成品率下降。
[0153]此外，在一个实施方式的氮化半导体器件中，
[0154]上述第二金属层225由妈层和钛氮化物层构成。
[0155]根据上述实施方式，在由上述电极金属层形成栅极电极13的情况下，通过使得第二金属层225包含钨层和钛氮化物层，与第二金属层225仅由钨层构成的情况相比，能够使栅极泄漏电流大幅降低。
[0156]附图标记说明
[0157]1,101 GaN 层
[0158]2、102 AlGaN 层
[0159]3、103 2DEG 层
[0160]10 Si 衬底
[0161]11 源极电极
[0162]12 漏极电极
[0163]13,213 栅极电极
[0164]15 AlGaN 缓冲层
[0165]20、120 氮化物半导体层叠体
[0166]24 第一金属层
[0167]25,225 第二金属层
[0168]30、130 绝缘膜
[0169]40、140 层间绝缘膜
[0170]41、51 通路部
[0171]42 漏极电极焊盘
[0172]50 接触部
[0173]52 栅极电极焊盘
[0174]106、109、160 凹部
[0175]A、B 柱部
【主权项】
1.一种氮化物半导体器件，其特征在于，包括: 衬底(10); 形成在所述衬底(10)上且具有异质界面的氮化物半导体层叠体(1、2);和 形成在所述氮化物半导体层叠体(1、2)上的电极金属层(13)， 所述电极金属层(13)包括: 第一金属层(24)，该第一金属层(24)与所述氮化物半导体层叠体(1、2)接合，并且具有包含多个柱部(A)的微细柱状构造；和 第二金属层(25)，该第二金属层(25)层叠在所述第一金属层(24)上，并且具有包含多个柱部(B)的微细柱状构造， 所述第二金属层(25)的所述柱部(B)的粗细方向的平均尺寸，大于所述第一金属层(24)的所述柱部(A)的粗细方向的平均尺寸。2.如权利要求1所述的氮化物半导体器件，其特征在于: 所述第一金属层(24)的所述微细柱状构造由钨氮化物构成，所述第一金属层(24)的所述柱部㈧的粗细方向的平均尺寸为5nm以上25nm以下。3.如权利要求1或2所述的氮化物半导体器件，其特征在于: 所述第二金属层(25)的所述柱部(B)的粗细方向的平均尺寸为30nm以上150nm以下。4.如权利要求1至3中任一项所述的氮化物半导体器件，其特征在于: 所述第二金属层(25)由钨构成。5.如权利要求1至3中任一项所述的氮化物半导体器件，其特征在于: 所述第二金属层(25)由钨层和钛氮化物层构成。
【专利摘要】氮化物半导体器件包括：衬底(10)；氮化物半导体层叠体(1、2)；和电极金属层(13)。电极金属层(13)包括：第一金属层(24)，该第一金属层(24)与氮化半导体层叠体(1、2)接合，并且具有包含多个柱部(A)的微细柱状构造；和第二金属层(25)，该第二金属层(25)层叠在第一金属层(24)上，并且具有包含多个柱部(B)的微细柱状构造，第二金属层(25)的微细柱状构造的柱部(B)的粗细方向的平均尺寸，大于第一金属层(24)的微细柱状构造的柱部(A)的粗细方向的平均尺寸。
【IPC分类】H01L29/78, H01L21/28, H01L21/336, H01L29/778, H01L29/812, H01L21/338
【公开号】CN105074888
【申请号】CN201480019229
【发明人】森下敏, 民谷哲也, 仲山宽
【申请人】夏普株式会社
【公开日】2015年11月18日
【申请日】2014年1月27日
【公告号】WO2014167876A1