还包括在外延层上方制备一个第二导电类型的注入增强层，其中注入增 强层的掺杂浓度大于外延层的掺杂浓度。
[0025] 优选地，其中制备第一导电类型的层，包括外延生长第一导电类型的层。
[0026] 优选地，其中制备第一缓冲层包括在轻掺杂的半导体衬底中，全面注入第一导电 类型的掺杂物。
[0027] 优选地，还包括制备一个或多个第二导电类型的重掺杂区，穿过一部分第一缓冲 层，从第二缓冲层到对应的部分轻掺杂半导体衬底中。
[0028] 优选地，其中制备一个或多个第二导电类型的重掺杂衬底区包括在一部分第一导 电类型层和轻掺杂半导体衬底中，带掩膜的注入第二导电类型掺杂物。
[0029] 优选地，还包括在衬底结构顶部，制备一个或多个半导体功率器件结构。
[0030] 优选地，其中制备一个或多个半导体功率器件结构包括在衬底结构中制备一个或 多个沟槽，在沟槽中沉积导电材料，电介质材料沿着沟槽衬垫在导电材料和沟槽侧壁之间。
[0031] 优选地，其中制备一个或多个半导体功率器件结构还包括制备一个或多个平面栅 极，每个平面栅极都在相应的沟槽上方，在每个平面栅极和相应的沟槽之间制备一个绝缘 层。
[0032] 优选地，其中制备一个或多个半导体功率器件结构还包括制备一个或多个第二导 电类型的重掺杂接触区，其中每个接触区都被相应的第一导电类型的本体区包围，其中半 导体形成在两个相邻沟槽之间的衬底结构中。
[0033] 优选地，其中一个或多个半导体功率器件结构包括一个或多个绝缘栅双极晶体管 (IGBT)器件可控硅整流器、M0S控制的可控硅整流器或反向传导的IGBT器件。
[0034] 本发明与现有技术相比具有以下优点： 本发明公开的一种改善半导体功率器件中的注入控制方法，半导体功率器件可以形成 在衬底结构上，具有第一导电类型的轻掺杂半导体衬底，或与第一导电类型相反的第二导 电类型。第一导电类型的半导体第一缓冲层形成在衬底上方。第一缓冲层的掺杂浓度大于 衬底的掺杂浓度。第二导电类型的第二缓冲层形成在第一缓冲层上方，第二导电类型的外 延层形成在第二缓冲层上方。外延层的掺杂浓度大于第二缓冲层的掺杂浓度。以改善集电 极-发射极饱和电压并避免背部注入。
【附图说明】
[0035] 阅读详细说明并参照以下附图，本发明的特点及优势将显而易见： 图1表示依据本发明的一个实施例，一种半导体功率器件的剖面示意图。
[0036] 图2A-2D所示的一系列剖面示意图，表示图1所示器件的制备方法。
[0037] 图3表示依据本发明的一个实施例，一种半导体功率器件的剖面示意图。
[0038] 图4A-4F所示的一系列剖面示意图，表示图3所示器件的制备方法。
【具体实施方式】
[0039] 在以下详细说明中，参照附图，表示本发明可以实施的典型实施例。就这一点而 言，根据图中所示方向，使用"顶部"、"底部"、"正面"、"背面"、"向前"、"向后"、"向上"、"向 下"、"在……之上"、"在……之下"等方向术语。由于本发明实施例的零部件，可以位于各种 不同方向上，因此所用的方向术语仅用于解释说明，不用于局限。应明确，无需偏离本发明 的范围，就能实现其他实施例，做出结构或逻辑上的变化。因此，以下详细说明不用于局限， 本发明的范围应由所附的权利要求书限定。
[0040] 共同拥有的美国专利8, 283, 213提出了一种半导体功率器件的结构和制备方法， 其中缓冲区作为初始晶圆的一部分，在顶部工艺之前就设置了其厚度和电荷水平，特此引 用其全文，以作参考。确切地说，本工艺从制备P-型或N-型半导体材料的轻掺杂层开始。 利用外延生长过程，在衬底上方至少形成一个缓冲层和漂流层。在衬底顶部形成IGBT结构 的顶部工艺之后，利用背部研磨，将衬底厚度减至100至120微米。通过背部注入，形成底 部集电极层。背部注入之后，接着进行低温或快速热退火。此后，制备背部金属层，作为漏 极/集电极。这种结构和制备工艺通过在450°C左右进行约60秒的快速热退火，或在350°C 左右进行约6小时的退火，限制了激化的量。由于顶部金属层会在400°C融合，因此要小心 地处理退火过程。不过，激化的量小于0.1%。虽然这种激化量对于开关损耗占主导的应用 来说是足够的，但是对于传导损耗占主导的应用来说，则不够。
[0041] 提出了许多其他方法包括从背部激光退火，获得局部融化，以及硅的再结晶。虽然 这些方法可以将激化量提高到100%，但是由于激光在硅中只能贯穿1 ym的数量级，因此无 法应用于硅中较深处(在2.5 ym及以上的范围内）的退火损害。
[0042] 本说明提出了一种具有高级别激化的半导体功率器件的结构及制备方法，该器件 带有深注入和改良的V_at，适用于传导损耗占主导的应用，确切地说，例如用于N-型器件， 可以在轻掺杂P-型或N-型衬底上制备一个额外的P-型层。通过P-型层，可以控制P-型 层的注入量、掺杂以及厚度。在高温顶部工艺中，可以实现100%的激化。只需要在制备背 部金属的欧姆接触时，进行退火工艺。
[0043]本发明的其他方面提出了一种用于半导体器件的衬底结构。衬底结构包括一个第 一导电类型的轻掺杂半导体衬底，或与第一导电类型相反的第二导电类型。第一导电类型 的半导体第一缓冲层形成在轻掺杂的半导体衬底上方。第一缓冲层的掺杂浓度大于轻掺杂 半导体衬底的掺杂浓度。第二导电类型的半导体第二缓冲层形成在第一缓冲层上方。第二 导电类型的半导体外延层形成在第二缓冲层上方，其中外延层的掺杂浓度大于第二缓冲层 的掺杂浓度。
[0044] 在某些方面，一个或多个半导体功率器件结构形成在衬底结构上方。
[0045] 在一些实施例中，一个或多个功率器件结构包括形成在外延层中的一个或多个沟 槽，其中导电材料沉积在沟槽中，电介质材料沿着沟槽衬垫在导电材料和沟槽侧壁之间；一 个或多个平面栅极都形成在相应的沟槽上方，在平面栅极和相应的沟槽之间有一个绝缘 层；并且一个或多个第二导电类型的重掺杂接触区都被第一导电类型相应的本体区包围， 其中第一导电类型的本体区形成在衬底结构中，以及两个相邻的沟槽之间。
[0046] 本发明的其他方面提出了一种制备衬底和外延结构的方法。该方法包括制备一个 衬底结构，衬底结构包括一个第一导电类型的轻掺杂半导体衬底，或与第一导电类型相反 的第二导电类型；在轻掺杂半导体衬底上方制备一个第一导电类型的第一缓冲层，其中第 一缓冲层的掺杂浓度大于轻掺杂半导体衬底的掺杂浓度；在第一缓冲层上方制备一个第二 导电类型的半导体第二缓冲层；并且在第二缓冲层上方制备一个第二导电类型的半导体外 延层，其中外延层的掺杂浓度大于第二缓冲层的掺杂浓度。
[0047] 下面将结合实例详细介绍本发明的各个方面，要理解的是本说明并不用于局限。 对于本领域的技术人员来说，阅读本说明后，各种变化和修正无疑将显而易见。
[0048] 图1表示依据本发明的一个方面，一种半导体功率器件。在以下说明中，以N-型 器件为例，进行解释说明。应注意的是，改变不同区域和层的导电类型极性，本发明也可适 用于P-型器件。在图1所示的示例中，器件为绝缘栅双极晶体管（IGBT)器件。然而，本发 明所述的结构和方法并不局限于IGBT器件，也适用于其他半导体功率器件，例如可控硅整 流器、M0S控制的可控硅整流器或反向传导的IGBT器件等。
[0049] 如图1所示，多个N-型IGBT器件100包括形成在初始材料上方的IGBT结构，该 IGBT结构包括一个衬底102-1，衬底102-1承载P-型层104、N-型缓冲层106、N-型漂流层 108以及N-型注入增强层109。每个IGBT结构都包括填充在沟槽113中的导电材料112， 由N-型注入增强层109的顶面构成，在N-型外延层108的顶部。沟槽113内衬电介质材 料115,在导电材料112和沟槽113的侧壁之间。IGBT结构还