倒装led芯片的共晶电极结构及倒装led芯片的制作方法
【技术领域】
[0001]本发明属于光电技术领域，具体涉及倒装LED芯片的共晶电极结构以及含有该结构的倒装LED芯片。
【背景技术】
[0002]倒装LED芯片(英文为Flip-chip，缩写为FC)的应用随着其优越的散热特性及较佳的取光效率日见被证实与量产，然而，倒装LED芯片有别于习知发光二极管之正装封装制程，因此芯片设计与封装制程以及材料的搭配在倒装封装技术为重要课题之一。倒装LED芯片封装主要分为两种:第一种为金凸块键合制程(英文为Au-stub bumping process)，系先将金凸块种至封装支架上，其金凸块于基板上的相对位置与芯片上的电极相同，而后藉由超音波压合，使芯片上的电极与封装支架上的金凸块接合完成电性连结，此法对封装支架要求度低，制程弹性大，但其金凸块用量大，成本高，且芯片对位需要较高之精准度，因此机台昂贵，生产效率不佳，导致整个生产成本过高；第二种为共晶接合制程(英文为Eutectic bonding process)，以蒸镀或派镀制程将选定之共晶金属层制作于芯片上，藉由低温助焊剂将芯片预贴合至封装支架上，在高于共晶金属层之熔点下回焊，使芯片与封装支架形成接合，此法优点为金属成本低，生产速度快，对机台对位精度要求相对较低，但要求倒装LED芯片表面共晶金属层有足够的水平度，如果金属层表面有高低差，则会造成共晶空洞率过高，导致共晶不良，进而影响封装良率。
[0003]如图1和图2所示，习知的倒装LED芯片结构，通常需要经过在磊晶基板上外延生长第一半导体层、发光层以及第二半导体层、沉积透明导电层、刻蚀至部分第一半导体层裸露出来、蒸镀金属层(含扩展条)、沉积绝缘层、蒸镀AuSn共晶电极等制作工艺。但是该结构用于共晶封装时，如图3所示，由于受凸起状金属层(含金属扩展条)的影响，造成AuSn共晶电极上表面有凸起结构，如位于第二金属层(含金属扩展条)之上的AuSn共晶电极上表面最高，可以与封装支架共晶焊，而其它区域的AuSn共晶电极较低，难于与封装支架共晶焊，如此无法确保共晶电极上表面的平整度，会造成共晶空洞率过高，产生共晶不良问题。
【发明内容】
[0004]本发明的目的在于:提供一种倒装LED芯片的共晶电极结构及倒装LED芯片，在不改变封装支架的前提下，解决习知倒装LED芯片结构在共晶接合制程中可能发生的共晶空洞率过高导致封装良率过低问题。
[0005]根据本发明的第一方面，提供一种倒装LED芯片的共晶电极结构，其特征在于:所述共晶电极结构，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向划分为第一型电极区和第二型电极区，第一共晶层的上表面、下表面不平坦，第二共晶层的上表面平坦。
[0006]进一步地，所述第一共晶层的下表面与倒装LED芯片接触，用于实现电流导通。
[0007]进一步地，所述第二共晶层的上表面高于或等于第一共晶层的上表面，用于形成平整的共晶平面。
[0008]根据本发明的第二方面，提供一种倒装LED芯片，包括:基板；第一半导体层位于基板上；发光层位于第一半导体层上；第二半导体层位于发光层上；局部缺陷区位于部分第二半导体层上，且向下延伸至第一半导体层；第一金属层，位于部分第一半导体层上；第二金属层，位于部分第二半导体层上；绝缘层，覆盖于第一金属层、第二金属层、第二半导体层以及局部缺陷区的第一半导体层上，其中绝缘层具有开口结构，分别位于第一金属层和第二金属层上；共晶电极结构，位于具有开口的绝缘层上，在垂直方向从下至上由第一共晶层和第二共晶层组成，在水平方向上划分为第一型电极区和第二型电极区；第一共晶层的上表面、下表面不平坦，第二共晶层的上表面平坦。
[0009]进一步地，所述第一共晶层的下表面分别与第一金属层、第二金属层接触，用于实现电流导通。
[0010]进一步地，所述第二共晶层在垂直方向上与第一金属层、第二金属层均不重叠。
[0011]进一步地，所述第二共晶层的上表面高于或等于第一共晶层的上表面，用于形成平整的共晶平面。
[0012]进一步地，所述第一型电极区的第二共晶层高度与所述第二型电极区的第二共晶层高度齐平。
[0013]进一步地，所述第一金属层、第二金属层均由金属本体与金属扩展条组成，或者第一金属层、第二金属层均为金属本体。
[0014]进一步地，所述绝缘层的开口结构仅位于金属本体上。
[0015]进一步地，所述第一型电极区与第二型电极区面积相当，且位置对称。
[0016]进一步地，所述第二半导体上形成透明导电层，材质可选氧化铟锡(ΙΤ0)或氧化锌(ZnO)或氧化镉锡(CTO)或氧化铟(InO)或铟(In)掺杂氧化锌(ZnO)或铝(Al)掺杂氧化锌(ZnO)或镓(Ga)掺杂氧化锌(ZnO)或前述任意组合之一。
[0017]进一步地，所述金属层材质为Cr、T1、Pt、Au、Ag、N1、Cu、Tiff的一种或其组合。
[0018]进一步地，所述绝缘层材质为Si02、A1203、SiNx, T12的一种或其组合。
[0019]进一步地，所述共晶电极结构材质为T1、N1、Cu、Au、AuSn、SnCu、SnBi的一种或其组合。
[0020]本发明的倒装LED芯片电极结构设计，藉由双层共晶电极结构，在不改变封装支架的前提下，解决习知芯片结构于共晶接合制程可能发生之共晶空洞率过高导致封装良率过低问题。
[0021]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0022]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
[0023]图1为习知的倒装LED芯片结构的俯视图。
[0024]图2为图1中沿A-B-C方向的剖视图。
[0025]图3为习知的倒装LED芯片结构共晶封装的剖视图。
[0026]图4为本发明实施例1的倒装LED芯片结构的俯视图。
[0027]图5为图4中沿A-B-C方向的的剖视图。
[0028]图6为本发明实施例1的倒装LED芯片结构共晶封装的剖视图。
[0029]图7为本发明实施例2的倒装LED芯片结构的俯视图。
[0030]图8为本发明实施例2的倒装LED芯片结构共晶封装的剖视图。
[0031]图中各标号表示:100，200，300:基板；101，201，301:第一半导体层;102，202，302:发光层；103，203，303:第二半导体层；104, 204, 304:透明导电层；105，205，305:第二金属层；106，206，306:第一金属层；107，207，307:绝缘层；108，208，308:第二型电极区；109,209,309:第一型电极区;110，210，310:封装支架；2081，2091，3081，3091:第一共晶层；2082，2092，3082，3092:第二共晶层。
【具体实施方式】
[0032]为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成，另外，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要之限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受限定，以专利权利范围为准。
[0033]为解决习知的倒装LED芯片结构于共晶接合制程所面临到的问题，本发明提出一适用于倒装LED芯片之双层共晶电极设计，在不改变封装支架的前提下，解决习知芯片结构在共晶接合制程中可能发生的共晶空洞率过高导致封装良率过低问题。下面实施例将配合图示说明本发明的共晶电极结构及倒装LE