伸重叠于电容补偿结构Cp的第一侧边A1。介电层44设置于基板4上，且介电层44具有一第一开口 441及一第二开口 442分别暴露出位于栅极G处的部分半导体层42。漏极D设置于基板4上且经由第一开口 441接触半导体层42。源极S设置于基板4上且经由第二开口 442接触半导体层42。介电层44另具有一第三开口 443贯穿绝缘层46并暴露出数据线DL，以及一第四开口 444 (图5未示)贯穿绝缘层46并暴露出栅极线GL，其中漏极D经由第三开口 443与数据线DL接触并电性连接，而栅极线GL则经由第四开口 444与栅极G接触并电性连接。在本实施例中，栅极G与数据线DL是由同一层图案化导电层例如第一金属层(Ml)所构成，而栅极线GL、电容补偿结构Cp、源极S与漏极D是由另一层图案化导电层例如第二金属层(M2)所构成，但不以此为限。举例而言，在其它变化实施例中，栅极线GL与栅极G可由同一层图案化导电层例如第一金属层(Ml)所构成，因此，此时第四开口 444就可省略，而与电容补偿结构Cp、源极S、漏极D与数据线DL可由另一层图案化导电层例如第二金属层(M2)所构成。半导体层42的材料可为例如氧化物半导体、非晶半导体、多晶半导体、微晶半导体、单晶半导体、奈米晶半导体、有机半导体、或其它合适的半导体材料、或上述半导体材料的组合。本发明的半导体层42的材料如上所述，且以氧化物半导体的氧化铟镓锌(IGZO)为较佳实施例。绝缘层46与介电层44的材料可为各式无机绝缘材料、有机绝缘材料或有机/无机混合绝缘材料。绝缘层46是作为栅极绝缘层。介电层44会覆盖半导体层42，用来避免半导体层42在蚀刻源极S与漏极D时受损。
[0067]在本实施例中，半导体层42延伸重叠于电容补偿结构Cp的第一侧边A1，且源极S与电容补偿结构Cp不重叠，但不以此为限。在其它变化实施例中，半导体层42可延伸至电容补偿结构Cp的第二侧边A2或是突出于第二侧边A2，此时，源极S与电容补偿结构Cp仍不重叠。此外，半导体层42重叠于电容补偿结构Cp的第一侧边A1具有一重叠区X，其中重叠区X垂直投影于基板4上具有一长度L3与一宽度W3，且长度L3较佳须大于半导体层42的对位误差。举例而言，在本实施例中，长度L3实质上介于1微米至5微米之间，但不以此为限。半导体层42具有一通道长度L与一通道宽度W，其中通道长度L是半导体层42在电流(或电子流)的流动方向上的长度，亦即半导体层42在源极S与漏极D之间的长度，而通道宽度W则是半导体层42在实质上垂直于通道长度L的方向上的宽度。重叠区X的长度L3是实质上平行于半导体层42的通道长度L的方向上的长度。由于电容补偿结构Cp与栅极线GL电性连接，且半导体层42与源极S电性连接，因此电容补偿结构Cp与半导体层42所形成的电容值主要是由半导体层42与电容补偿结构Cp的重叠区X的面积所决定。通过通过上述配置，当工艺的对位误差而使半导体层42产生偏移时，半导体层42与电容补偿结构Cp的重叠区X的面积仍可维持恒定，也就是说，栅极G与源极S之间的电容值(Cgs)可维持恒定，因此可使薄膜晶体管40具有稳定且一致的元件特性。
[0068]本实施例的薄膜晶体管并不以上述实施例为限。下文将依序介绍本发明的变化实施例的薄膜晶体管，且为了便于比较各实施例的相异处并简化说明，在下文的变化实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
[0069]请参考图6与图7。图6是本发明的第二实施例的变化实施例的薄膜晶体管的上视示意图，而图7为图6的薄膜晶体管沿剖线E-E’所绘示的剖面示意图。如图6与图7所示，本实施例的薄膜晶体管60包括一栅极G、一电容补偿结构Cp、一半导体层42、一介电层44(图6未不)、一漏极S、一源极D与一绝缘层46 (图6未不)。电容补偿结构Cp具有一第一延伸部E1，以及一连接至第一延伸部E1与栅极线GL的第一本体部B1 (图7未示)，其中第一本体部B1与第一延伸部E1构成形状约为L形，但不以此为限。其它实施例中，其它形状亦可，例如:约曲线形、约F形、或其它合适的形状。另外，源极S1具有一第二延伸部E2，以及一连接至第二延伸部E2的第二本体部B2 (图7未示)，其中第二本体部B2约为矩形，而第二延伸部E2为L形，但不以此为限。第一延伸部E1实质上平行于第二延伸部E2。第一延伸部E1与第二延伸部E2垂直投影于基板4上具有一间隔g，其中间隔g为实质上平行于半导体层42的通道长度L的方向上的长度，且间隔g实质上介于6微米与8微米之间，但不以此为限。在本实施例中，栅极G、栅极线GL与电容补偿结构Cp是由同一层图案化导电层例如第一金属层(Ml)所构成，而数据线DL、源极S与漏极D是由另一层图案化导电层例如第二金属层(M2)所构成，但不以此为限。举例而言，在其它变化实施例中，数据线DL与栅极G可由同一层图案化导电层例如第一金属层(Ml)所构成，而与电容补偿结构Cp、源极S、漏极D与栅极线GL可由另一层图案化导电层例如第二金属层(M2)所构成。
[0070]在本实施例中，电容补偿结构Cp的第一侧边A1为第一延伸部E1面对栅极G的一侧边与电容补偿结构Cp的第二侧边A2为远离栅极G的另一侧边。半导体层42延伸重叠至于电容补偿结构Cp的第一侧边A1，且源极S与电容补偿结构Cp不重叠，但不以此为限。在其它变化实施例中，半导体层42可延伸至电容补偿结构Cp的第二侧边A2或是突出于第二侧边A2，此时，源极S与电容补偿结构Cp仍不重叠。此外，半导体层42重叠于电容补偿结构Cp的第一延伸部E1的第一侧边A1具有一重叠区X，其中重叠区X垂直投影于基板4上具有一长度L3与一宽度W3，且长度L3较佳须大于半导体层42的对位误差。重叠区X的长度L3为平行于半导体层42的通道长度L的方向上的长度。举例而言，在本实施例中，长度L3实质上介于1微米至5微米之间，但不以此为限。
[0071]本发明的薄膜晶体管可以应用在各类型显示面板的像素结构或周边电路，或其它各种需维持电容值恒定的电子元件中。
[0072]综上所述，本发明的像素结构与薄膜晶体管具有电容补偿结构的设计，可以避免对位误差所产生的图案偏移对于电容值的影响，因此可使得电容值维持恒定而使得薄膜晶体管具有一致的元件特性，并且有效提供像素结构的显示品质。
[0073]以上所述仅为本发明的较佳实施例，凡依本发明申请权利要求书范围所做的均等变化与修饰，皆应属本发明的保护范围。
【主权项】
1.一种薄膜晶体管，包括: 一栅极，设置于一基板上且连接至一栅极线； 一电容补偿结构，设置于该基板上，且该电容补偿结构电性连接至该栅极，其特征在于，该电容补偿结构具有一第一侧边面对该栅极以及一第二侧边远离该栅极，该电容补偿结构具有一第一延伸部，以及一连接至该第一延伸部与该栅极线的第一本体部； 一半导体层，设置于该基板上且覆盖部分该栅极，其中，该半导体层至少延伸重叠于该电容补偿结构的该第一侧边； 一介电层，设置于该基板上，且该介电层具有一第一开口及一第二开口分别暴露出位于该栅极处的部分该半导体层； 一漏极，设置于该基板上且经由该第一开口接触该半导体层；以及 一源极，设置于该基板上且经由该第二开口接触该半导体层。2.如权利要求1所述的薄膜晶体管，其特征在于，该半导体层重叠于该电容补偿结构的该第一侧边具有一重叠区，该重叠区垂直投影于该基板上具有一长度与一宽度，该长度介于1微米至5微米之间。3.如权利要求1所述的薄膜晶体管，其特征在于，该源极具有一第二延伸部，以及一连接至该第二延伸部的第二本体部。4.如权利要求3所述的薄膜晶体管，其特征在于，该第一延伸部平行于该第二延伸部，且该第一延伸部与该第二延伸部垂直投影于该基板上具有一间隔，其中该间隔介于6微米与8微米之间。5.如权利要求1所述的薄膜晶体管，其特征在于，该半导体层的材料包括氧化物半导体。6.如权利要求1所述的薄膜晶体管，其特征在于，该源极与该电容补偿结构不重叠。
【专利摘要】一种薄膜晶体管，包括：一栅极，设置于一基板上且连接至一栅极线；一电容补偿结构，设置于该基板上，且该电容补偿结构电性连接至该栅极，其特征在于，该电容补偿结构具有一第一侧边面对该栅极以及一第二侧边远离该栅极，该电容补偿结构具有一第一延伸部，以及一连接至该第一延伸部与该栅极线的第一本体部；一半导体层，设置于该基板上且覆盖部分该栅极，其中，该半导体层至少延伸重叠于该电容补偿结构的该第一侧边；一介电层，设置于该基板上，且该介电层具有一第一开口及一第二开口分别暴露出位于该栅极处的部分该半导体层；一漏极，设置于该基板上且经由该第一开口接触该半导体层；以及一源极，设置于该基板上且经由该第二开口接触该半导体层。
【IPC分类】H01L29/786, H01L27/12, H01L29/06
【公开号】CN105261655
【申请号】CN201510847930
【发明人】奚鹏博, 陈钰琪
【申请人】友达光电股份有限公司
【公开日】2016年1月20日
【申请日】2012年12月21日
【公告号】CN103227177A, CN103227177B, US8835929, US8987744, US20140077211, US20140339554