一种阵列基板及其制备方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种阵列基板及其制备方法。
【背景技术】
[0002]在现有技术中，液晶显示器中的驱动方式包括被动式和主动式。被动式驱动是通过在液晶面板外部连接集成电路(Integrated Circuit，1C)来完成的；而阵列基板行驱动(Gate Driver on Array)技术，简称GOA技术，是主动式驱动电路中的一种，其是直接将栅极驱动电路(Gate Driver ICs)制作在阵列基板上，以替代外接娃芯片制作的驱动芯片的一种技术。由于G0A电路可直接制作在面板周围，简化了制程工艺，而且还可降低产品成本，提高液晶面板的集成度，从而使面板趋向于更加薄型化。
[0003]面板G0A电路中的提高薄膜晶体管(TFT)的驱动能力在很大程度上影响了像素电极电容(Cpixel )和存储电容(Cst)的充电率;提高TFT的驱动能力，可以改善面板的显示性能。
[0004]为了提高TFT的驱动能力，现有技术中，通过在G0A底栅结构中，将栅极电极延伸至源/漏电极下方，同时将沟道位置由栅极氧化层与半导体层接触面移到半导体层内部，避免了界面缺陷对载流子输运的影响。但是由于G0A底栅结构中栅极电极与半导体层不是自对准的，半导体层的轻掺杂区的形成需要额外增加一道光罩，并且栅极电极与半导体层的偏离会造成栅极电极与轻掺杂区的交叠，影响器件的漏电流和安全特性等。
【发明内容】
[0005]本发明主要解决的技术问题是提供一种阵列基板及其制备方法，以提高TFT的驱动能力。
[0006]为解决上述技术问题，本发明采用的一个技术方案是提供一种阵列基板及其制备方法，所述阵列基板包括基板以及依次形成在所述基板上的缓冲层、第一遮光图案、钝化层、第一半导体图案、栅极绝缘层、第一栅极图案、层间绝缘层及两个第一源/漏电极图案；所述阵列基板设置有第一通孔和第二通孔，所述两个第一源/漏电极图案中的一个通过所述第一通孔与所述第一半导体图案和所述第一遮光图案电性连接;所述两个第一源/漏电极图案中的另一个通过所述第二通孔与所述第一半导体图案电性连接，且与所述第一遮光图案保持电性绝缘。
[0007]其中，所述第一遮光图案的宽度小于所述第一通孔与所述第二通孔之间的距离，以使得所述第一遮光图案和所述第一通孔在所述基板上的投影彼此重叠，而所述第一遮光图案和所述第二通孔在所述基板上的投影彼此错开。
[0008]其中，所述第一半导体图案包括一个第一沟道区以及位于所述第一沟道区两侧的两个第一重掺杂区；其中，所述两个第一源/漏电极图案中的一个通过所述第一通孔与所述两个第一重掺杂区中的一个电性连接，所述两个第一源/漏电极图案中的另一个通过所述第二通孔与所述两个第一重掺杂区中的另一个电性连接。
[0009]其中，所述第一通孔和所述第二通孔设置成使得所述两个第一源/漏电极图案分别通过所述第一通孔和所述第二通孔与所述两个第一重掺杂区的侧壁接触，所述两个第一源/漏电极图案中的一个通过所述第一通孔与所述第一遮光图案的顶壁接触。
[0010]其中，所述阵列基板进一步包括第二遮光图案、第二半导体图案、第二栅极图案以及两个第二源/漏电极图案，其中所述第二遮光图案位于所述缓冲层与所述钝化层之间，所述第二半导体图案位于所述钝化层与所述栅极绝缘层之间，所述第二栅极图案位于所述栅极绝缘层与所述层间绝缘层之间，所述两个第二源/漏电极图案位于所述层间绝缘层上，所述阵列基板进一步设置有第三通孔和第四通孔，所述两个第二源/漏电极图案分别通过所述第三通孔和第四通孔与所述第二半导体图案电性连接，且与所述第二遮光图案电性绝缘。
[0011]其中，所述第二半导体图案包括一个第二沟道区以及位于所述第二沟道区两侧的两个第二重掺杂区；其中，所述第三通孔和所述第四通孔设置成使得所述两个第二源/漏电极图案分别通过所述第三通孔和第四通孔与所述两个第二重掺杂区的顶壁接触;其中，所述第二遮光图案在所述基板上的投影覆盖所述第二半导体图案在所述基板上的投影。
[0012]为解决上述技术问题，本发明采用的另一个技术方案是提供一种阵列基板的制造方法，所述制造方法包括以下步骤:
[0013]在基板上依次形成缓冲层、第一遮光图案、钝化层、第一半导体图案、栅极绝缘层、第一栅极图案以及层间绝缘层；
[0014]形成第一通孔和第二通孔，其中所述第一通孔设置成使得所述第一半导体图案和第一遮光图案部分裸露，所述第二通孔使得所述第一半导体图案部分裸露；
[0015]在所述层间绝缘层上形成两个第一源/漏电极图案，以使所述两个第一源/漏电极图案中的一个通过所述第一通孔与所述第一半导体图案和所述第一遮光图案电性连接，所述第一源/漏电极图案中的另一个通过所述第二通孔与所述第一半导体图案电性连接，并与所述第一遮光图案电性绝缘。
[0016]其中，所述第一遮光图案的宽度小于所述第一通孔与所述第二通孔之间的距离，以使得所述第一遮光图案和所述第一通孔在所述基板上的投影彼此重叠，而所述第一遮光图案和所述第二通孔在所述基板上的投影彼此错开。
[0017]其中，所述第一通孔和所述第二通孔设置成使得所述两个第一源/漏电极图案分别通过所述第一通孔和所述第二通孔与所述两个第一重掺杂区的侧壁接触，所述两个第一源/漏电极图案中的一个通过所述第一通孔与所述第一遮光图案的顶壁接触。
[0018]其中，所述在基板上依次形成缓冲层、第一遮光图案、钝化层、第一半导体图案、栅极绝缘层、第一栅极图案以及层间绝缘层的步骤进一步包括:
[0019]在位于所述缓冲层与所述钝化层之间形成第二遮光图案，在所述钝化层与所述栅极绝缘层之间形成第二半导体图案，在所述栅极绝缘层与所述层间绝缘层之间形成第二栅极图案；
[0020]所述形成第一通孔和第二通孔的步骤进一步包括:
[0021]形成第三通孔和第四通孔，所述第三通孔和第四通孔分别使得所述第二半导体图案部分裸露；
[0022]所述在所述层间绝缘层上形成两个第一源/漏电极图案的步骤进一步包括:
[0023]在所述层间绝缘层上形成两个第二源/漏电极图案，以使得所述两个第二源/漏电极图案分别通过所述第三通孔和第四通孔与所述第二半导体图案电性连接，且与所述第二遮光图案电性绝缘。
[0024]本发明的有益效果是:本发明提供的阵列基板及其制造方法，在顶栅结构设计中，通过将遮光层置于缓冲层上方，并使其与源/漏电极相接，从而复用遮光层光罩，在不增加工序和生广成本的如提下，提尚TFT驱动电路的驱动能力。
【附图说明】
[0025]图1是本发明提供的阵列基板实施方式一的结构示意图；
[0026]图2是本发明提供的阵列基板实施方式二的结构示意图；
[0027]图3是本发明提供的阵列基板实施方式三的结构示意图；
[0028]图4是本发明阵列基板的制造方法的流程图；
[0029]图5a_图5g为本发明各步骤中阵列基板的断面图；
[0030]图6是本发明阵列基板的制造方法另一实施例的流程图；
[0031]图7a_图7c为本发明另一实施例各步骤中阵列基板的断面图；
[0032]图8本