高耐压半导体装置及其制造方法
【技术领域】
[0001]本发明涉及一种能够控制高耐压大电流的功率半导体装置，特别是使用了宽带隙半导体材料之一的碳化硅作为半导体的纵向型高耐压半导体装置及其制造方法。
【背景技术】
[0002]以往，使用了硅单晶作为控制高耐压、大电流的功率半导体元件的材料。功率半导体元件有几种，现状为根据用途而将其区别使用。例如，双极晶体管和/或IGBT(绝缘栅型双极晶体管)虽然能够采用大电流密度，但不能以高速进行开关，在双极晶体管中，几kHz的频率是其使用极限，在IGBT中，20kHz左右的频率是其使用极限。
[0003 ]另一方面，功率M0SFET虽然不能采用大电流，但能够用于在几MHz的频率以内以高速进行开关。然而，在市场上，对兼具了大电流和高速性的功率器件的要求强烈，对IGBT和功率M0SFET在这方面的改良付出了努力，现在，研发已经几乎接近材料的极限。
[0004]图17是示出现有的M0SFET的截面图。在n+型半导体基板1上层叠形成了η—漂移层2。在该η—漂移层2的表面层，选择性地形成有ρ基层3。在ρ基层3的表面层选择性地形成η+源层4，在η—漂移层2、ρ基层3以及η+源层4之上，隔着栅绝缘膜6形成有栅电极7。并且在最近，这样的M0SFET(以下称为超结型M0SFET)受到了关注，S卩，将漂移层作为使提高了杂质浓度的η型区和Ρ型区相互交替配置而成的并列ρη层超结。
[0005]图18是现有的硅超结M0SFET的截面图。另外，图19是根据现有的多段外延法得到的硅超结M0SFET的截面图。图20是根据现有的槽嵌入法得到的硅超结M0SFET的截面图。
[0006]对这些超结型M0SFET而言，已知藤平等人在1997年发表了该理论(参考下述非专利文献1)，并由Deboy等人在1998年使其作为Cool M0SFET而进行了商品化(参考下述非专利文献2)。它们的特征为，通过在η—漂移层沿纵向(基板深度方向)以柱状结构形成ρ层，能够在不使源区-漏区间的耐压特性劣化的情况下显著提高通态电阻。
[0007]另外，从功率半导体元件的观点也对材料进行了讨论，正如Shenai等人所报告的那样(参考下述非专利文献3)，碳化硅(SiC)作为下一代的功率半导体元件，由于是在低导通电压、高速、高温特性方面优良的元件，因此最近特别受到瞩目。该SiC是化学方面非常稳定的材料，带隙为3eV这样宽，即使在高温下也能够作为半导体非常稳定地使用。另外，SiC的最大电场强度也比硅大一位数以上。由于SiC超过硅的材料极限的可能性很大，因此对其在功率半导体用途、特别是在M0SFET中的今后的成长抱以很大期望。特别是期待其通态电阻小，且能够期待在维持高耐压特性的情况下，具有更低的低通态电阻的纵向型SiC-MOSFETo
[0008]—般的SiC-MOSFET的截面结构与硅相同，如上述图17所示。在η—漂移层2的表面层，选择性地形成Ρ基层3。形成在ρ基层3的表面层选择性地形成的η+源层4，在η—漂移层2、ρ基层3以及η+源层4之上，隔着栅绝缘膜6形成有栅电极7，在半导体基板1的背面形成漏电极8。
[0009]期待这样形成的SiC-MOSFET作为开关器件，作为能够以低通态电阻高速开关的元件，应用于电动机控制用变换器和/或无停电电源装置(UPS)等电力变换装置。
[0010]现有技术文献
[0011]专利文献
[0012]专利文献1:美国专利第7923320号公报
[0013]非专利文献:
[0014]非专利文南犬 1:Tatsuhiko Fujihira，“Theory of Semiconductor Super junct1nDevices”，Jpn.J.Appl.Phys，Vol.36，pp.6254-6262，Partl，N0.10，1997年10月
[0015]非专利文献2: G.Deboy等共计6人，“A new generat1n of high voltageMOSFETs breaks the limit line of silicon”，IEEE IEDM pp.683-685，1998年
[0016]非专利文献3:KRISHNASHENAI等共计3人，“Optimum Semiconductors for High-Power Electronics”，IEEE TRANSACT1NS ON ELECTRON DEVICES,vol.36,p.1811-1823,1989年
【发明内容】
[0017]技术问题
[0018]由于SiC是宽带隙半导体材料，因此期待击穿电场强度变高至硅的大约10倍且通态电阻变得足够小，但另一方面，由于半导体的击穿电场强度变高至大约10倍，因此特别是在施加高电压时，对氧化膜的电场的负载与娃元件相比变大。
[0019]因此，在硅功率器件中，由于在向氧化膜施加大的电场之前达到硅的击穿电场强度，因此没有成为问题，但担心由于变为SiC而导致氧化膜会破坏。具体来说，会向如图1所示的SiC-MOSFET的栅氧化膜6施加大的电场强度，有可能发生栅氧化膜破坏和/或在可靠性方面产生大问题。这不仅是对SiC-MOSFET，对SiC-1GBT也是如此。关于这个问题，存在记载了需要注意施加于SiC-MOSFET中的栅氧化膜的电场强度的文献(参考上述专利文献1)。
[0020]本发明鉴于以上问题，其目的在于，提供一种在低通态电阻下击穿耐量大并且得到高速开关特性的高耐压半导体装置及其制造方法。
[0021]技术方案
[0022]为了达成上述目的，本发明的高耐压半导体装置，其特征在于，是纵向型高耐压半导体装置，该纵向型高耐压半导体装置具有:第一导电型半导体基板;第一导电型半导体层，形成于上述第一导电型半导体基板上，浓度比上述第一导电型半导体基板低;高浓度的第二导电型高浓度半导体层，选择性地形成于上述第一导电型半导体层的表面;第二导电型低浓度半导体层，形成于上述第一导电型半导体层和上述第二导电型高浓度半导体层之上且浓度比上述第二导电型高浓度半导体层低；第一导电型源区，选择性地形成于上述第二导电型低浓度半导体层的表面层;第一导电型阱区，以从上述第一导电型半导体基板的正面贯通上述第二导电型低浓度半导体层而到达上述第一导电型半导体层的方式形成;栅电极层，隔着栅绝缘膜设置在上述第二导电型低浓度半导体层的夹在上述第一导电型源区和上述第一导电型阱区之间的表面露出部上;源电极，与上述第一导电型源区和上述第二导电型低浓度半导体层接触；以及漏电极，设置于上述第一导电型半导体基板的背面，其中，上述第二导电型高浓度半导体层的一部分在上述第一导电型阱区的上述漏电极侧的区域通过结合部结合，并且具有以与上述第二导电型高浓度半导体层的上述漏电极侧的一部分接触的方式形成的第二导电型高浓度区。
[0023]另外，本发明的高耐压半导体装置，其特征在于，是纵向型高耐压半导体装置，该纵向型高耐压半导体装置具有:第一导电型半导体基板;第一导电型半导体层，形成于上述第一导电型半导体基板上，浓度比上述第一导电型半导体基板低；第二导电型低浓度半导体层，选择性地形成于上述第一导电型半导体层的表面;第一导电型源区，选择性地形成于上述第二导电型低浓度半导体层的表面层;第一导电型阱区，以从上述第一导电型半导体基板的正面贯通上述第二导电型低浓度半导体层而到达上述第一导电型半导体层的方式形成;栅电极层，在被上述第一导电型源区和上述第一导电型阱区夹持的上述第二导电型低浓度半导体层的表面露出部上隔着栅绝缘膜而设置;源电极，与上述第一导电型源区和上述第二导电型低浓度半导体层接触；以及漏电极，设置于上述第一导电型半导体基板的背面，其中，上述第二导电型低浓度半导体层的一部分在上述第一导电型阱区的上述漏电极侧的区域通过结合部结合，并且具有以与上述第二导电型低浓度半导体层的上述漏电极侧的一部分接触的方式形成的第二导电型高浓度区。
[0024]另外，在上述高耐压半导体装置中，其特征在于，还具备沟槽，该沟槽从正面侧贯通上述第二导电型低浓度半导体层和上述第二导电型高浓度半导体层而到达上述第二导电型高浓度区，上述源电极以被埋入上述沟槽的内部的方式设置。
[0025]另外，在上述的高耐压半导体装置中，其特征在于，还具备沟槽，该沟槽从正面侧贯通上述第二导电型低浓度半导体层而到达上述第二导电型高浓度区，上述源电极以被埋入上述沟槽的内部的方式设置。
[0026]另外，在上述的高耐压半导体装置中，其特征在于，上述第一导电型半导体基板的材料为碳化硅。<