一种短路阳极横向绝缘栅双极型晶体管的制作方法
【技术领域】
[0001 ] 本发明属于半导体技术领域，具体的说涉及一种SA-LIGBT(Short Anode IGBT,Short Anode-Lateral Insulated Gate Bipolar Transistor，短路阳极横向绝缘棚.双极型晶体管)。
【背景技术】
[0002]绝缘栅双极晶体管(IGBT)相对于之前的BJT和MOSFET器件而言，最大的区别在于其在正向导通时存在电导调制效应，从而可以在保持较高耐压的同时而具有较低的正向导通压降。但由此带来的负面影响是器件关断前大量地等离子体存储在IGBT的漂移区内，这使得IGBT的关断损耗非常大。SA-LIGBT(Short Anode LIGBT)由于为漂移区内的过剩电子提供了低阻泄放通道，从而很好地解决了这一问题。
[0003]如图1所示，为传统的SA-LIGBT结构示意图，相比于传统的IGBT，SA-LIGBT的特点是将P+阳极区的一部分用来做N+阳极区，这样在器件关断过程种，漂移区内的过剩电子很容易通过N+阳极区被收集走，这样不仅能降低器件的关态损耗还能大大降低了器件的关断时间。同时，为了控制阳极空穴注入效率和调节电场分布，通常都会在IGBT的阳极增加一个掺杂浓度较高的N-buf f er层。
[0004]SA-LIGBT在正向导通过程中主要存在两种导电模式:单极模式和双极模式。当SA-LIGBT工作在单极模式时，此时器件就相当于一个MOSFET，电子从阴极发射过来，经过漂移区被N+阳极区收集;双极模式就是正常的IGBT模式。单极模式模式电流很小，且导通电阻大，通常希望器件越早进入双即模式越好。然而对于传统SA-1GBT而言，在由单极模式向双极模式转换过程种会出现snapback现象，在低温条件下snapback现象会更加明显，这会导致器件无法正常开启，严重影响电力电子系统的稳定性。
【发明内容】
[0005]本发明所要解决的，就是针对上述问题，提出一种能有效抑制snapback现象的SA-LIGBT0
[0006]为实现上述目的，本发明采用如下技术方案:
[0007]一种SA-LIGBT，包括N型衬底1、位于N型衬底上表面的介质层2和位于介质层2上表面的N型漂移区3;所述N型漂移区3上层一端具有P型阱区4，其另一端具有N型阱区5，所述P型阱区4和N型阱区5之间有间距;所述P型阱区4上层具有P+体接触区8和N+阴极区9，所述P+体接触区8和N+阴极区9沿器件横向方向并列设置，且N+阴极区9位于靠近N型阱区5的一侧;所述N+阴极区9与N型漂移区3之间的P型阱区4的表面具有栅极结构;其特征在于，所述N型阱区5上层具有P+阳极区10和N+阳极区11，所述P+阳极区10和N+阳极区11沿器件横向方向并列;所述P+阳极区10包括X列沿器件横向方向相互平行的P+阳极子区，每一列P+阳极子区沿器件纵向方向均为分段式结构，每一列P+阳极子区中相邻两段P+阳极子区之间的间隙沿器件横向方向均与相邻列P+阳极子区的一个分段对应，且每个间隙沿器件纵向方向上的长度小于其对应P+阳极子区分段沿器件纵向方向上的长度;所述N+阳极区11包括Y列沿器件横向方向相互平行的N+阳极子区构成，每一列N+阳极子区沿器件纵向方向为分段式结构，每一列N+阳极子区沿器件横向方向均对应一列P+阳极子区并位于该P+阳极子区远离P型阱区4 一侧;所述N型阱区5中具有P型第一埋层7，所述P型第一埋层7的上表面与P+阳极区10的下表面接触。
[0008]本发明总的技术方案，器件的阳极具有P型第一埋层7和M列沿器件纵向方向分段的P+阳极区10，在器件正向导通初期处于单极模式时，它们能够增加进入N型阱区6的电子电流在被N+阳极区11收集前的流动路径，从而增大单极模式下P+阳极区10和P型第一埋层7与N型阱区5或者N型高阻区12构成的PN结的正向压降，使器件在较小的单极电流下就能进入双极模式，从而抑制snapback现象的出现。
[0009]进一步的，X22，Y〈X。
[0010]本方案是在前述技术方案的基础上，提出P+阳极区1沿器件横向方向所分的列数至少为2列，同时N+阳极区11所分的列数小于P+阳极区10的列数。
[0011]进一步的，所述P型阱区4中具有P型第二埋层6，所述P型第二埋层6的上表面与P+体接触区8的下表面以及N+阴极区9的下表面接触。
[0012]进一步的，所述P型第一埋层7沿器件横向方向的宽度大于P+阳极区10和N+阳极区11的宽度之和，且P型第一埋层7的侧边与N型阱区5远离P型阱区4 一侧的边界之间有间隙。
[0013]进一步的，所述相邻P+阳极子区之间、相邻N+阳极子区之间具有N型高阻区12。
[0014]进一步的，所述相邻P+阳极子区之间、相邻N+阳极子区之间、P型第一埋层7的上表面以及P型第一埋层7与N型阱区5远离P型阱区4 一侧的边界之间具有N型高阻区12。
[0015]本发明的有益效果为，能有效抑制snapback现象，同时还能够提升器件的关态特性和抗闩锁能力。
【附图说明】
[0016]图1是传统SA-LIGBT结构示意图；
[0017]图2为实施例1的结构示意图；
[0018]图3为实施例2的结构示意图；
[0019]图4为实施例3的结构示意图；
[0020]图5为实施例4的结构示意图；
[0021]图6为实施例5的结构示意图；
[0022]图7为实施例6的结构示意图；
[0023]图8为实施例7的结构示意图；
[0024]图9为实施例8的结构示意图；
[0025]图10为实施例9的结构示意图。
【具体实施方式】
[0026]下面结合附图和实施例，详细描述本发明的技术方案:
[0027]本发明中所述的器件横向方向对应附图中X轴方向，器件纵向方向对应附图中z方向，器件垂直方向对应附图中y方向。
[0028]实施例1:
[0029]如图2所示，包括N型衬底1、位于N型衬底上表面的介质层2和位于介质层2上表面的N型漂移区3;所述N型漂移区3上层一侧具有P型阱区4，其另一侧具有N型阱区5;所述P型阱区4上层具有P+体接触区8和N+阴极区9，所述P+体接触区8和N+阴极区9沿器件横向方向并列设置，且N+阴极区9位于靠近N型阱区5的一侧;所述N+阴极区9与N型漂移区3之间的P型阱区4的上表面具有栅极结构；其特征在于，所述N型阱区5上层具有P+阳极区10和N+阳极区11，所述P+阳极区10位于靠近P型阱区4的一侧;所述P+阳极区10为两列结构且沿器件横向方向相互平行;所述P+阳极区10的底部和N+阳极区11的底部与N型阱区5之间具有P型第一埋层7;所述P+阳极区10包括两列，分别为第一列P+阳极子区和第二列P+阳极子区；所述第一列P+阳极子区和第二列P+阳极子区之间的间距为m;所述第一列P+阳极子区沿器件纵向方向分为三段，分别为第一列第一段P+阳极子区、第一列第二段P+阳极子区、第一列第三段P+阳极子区，所述第一列第一段P+阳极子区沿器件纵向方向位于器件的一侧，第一列第三段P+阳极子区沿器件纵向方向位于器件的另一侧，第一列第二段P+阳极子区位于第一列第一段P+阳极子区和第一列第三段P+阳极子区之间；第一列第一段P+阳极子区与第一列第二段P+阳极子区之间的间距为al，第一列第二段P+阳极子区和第一列第三段P+阳极子区之间的间距为al;所述第二列P+阳极子区沿器件纵向方向分为两段，分别为第二列第一段P+阳极子区和第二列第二段P+阳极子区;所述第二列第一段P+阳极子区和第二列第二段P+阳极子区之间的间距为a2;所述第二列第一段P+阳极子区和第二列第二段P+阳极子区沿器件纵向方向的长度大于al，且第二列第一段P+阳极子区沿器件横向方向遮挡住第一列第一段P+阳极子区与第一列第二段P+阳极子区之间的空隙，第二列第二段P+阳极子区沿器件横向方向遮挡住第一列第二段P+阳极子区和第一列第三段P+阳极子区之间的间隙;所述N+阳极区11沿器件纵向方向分为第一段N+阳极子区和第二 N+阳极区；所述第一段N+阳极子区沿器件纵向方向的长度小于第二列第一段P+阳极子区沿器件纵向方向的长度，且第一段N+阳极子区位于第二列第一段P+阳极子区的侧面;所述第二段N+阳极子区沿器件纵向方向的长度小于第二列第二段P+阳极子区沿器件纵向方向的长度，且第二段N+阳极子区位于第二列第二段P+阳极子区的侧;所述第一段N+阳极子区的侧面与第二列第一段P+阳极子区的侧面连接;所述第二段N+阳极子区的侧面与第二列第二段P+阳极子区的侧面连接。
[0030]本例的工作原理为:
[0031 ]由于SA-LIGBT在正向导通过程中出现snapback现象的本质原因是阳极寄生PN结(本方案中的P+阳极区10与N型阱区5所构成的PN结)在单极模式电流下难以导通。因此促使这个PN结尽快导通以使得器件更早地进入双极模式是解决器件导通初期出现snapback现象的本质方法。本方案通过在阳极区域增加了一层P型埋层7和M列有窗口的P+阳极区10很好地解决了这一问题。
[0032]器件在正向导通初期，其工作于单极模式即LDMOS模式，此时阴极电子发射过来的电子电流经过漂移区进入浓度较高的N型阱区5内部，由于P型第一埋层7的存在，迫使电子电流只能通过P+阳极区10中的每一段P+阳极子区间的间隙流到N+阳极区11附近进而被N+阳极区11收集。然而，由于P+阳极区10由M列互不相邻的有间隙的P+阳极子区构成，而且相邻两个间隙之间没有重叠区域(在器件中部的纵向截面图中，P+阳极区是连续的)，与此同时N+阳极区11仅可能存在于第M列(从P型阱区4指向N型阱区5方向数)P+阳极区10远离P型阱区4 一侧的非分段区域。这就使得进入第一列P+阳极子区10分段间隙处的电子电流在被N+阳极区11收集前必须经过一段曲折的路径，从而增大了电子电流在流动过程中在上述阳极寄生PN结上产生的正向压降，合理的调整P+阳极区10在第三维方向上的间隙宽度和列数M，就可以完全的抑制器件导通初期snapback现象的出现。
[0033]实施例2
[0034]如图3所示，本例与实施例的结构基本相同，不同的地方在于，本例中N+阳极区11与其相邻的一列P+阳极子区分离。
[0035]本例与实施例1的原理