金属连线制备方法
【技术领域】
[0001] 本发明涉及半导体技术领域，尤其涉及一种金属连线制备方法。
【背景技术】
[0002] 在集成电路制造过程中，需要用金属连线将芯片内部的结构连接出来，目前，通常 采用的是铅金属连线或者铅铜合金金属连线。金属连线是通过沉积，光刻，刻蚀等工艺制备 的，之后，再在金属连线上形成上下层接触电极（Contact)、通孔结构（Via)的连接，最终使 芯片中所有的器件结构按设计互相连接，使芯片能正常工作。
[0003] 参考图1所示，金属连线通常为H明治结构。即包括下层金属层2,中间金属层3 W及顶层金属层4。中间金属层通常为铅金属层或者铅铜合金金属层，其中，下层金属层、顶 层金属层用于抑制中间金属层的电迁移效应。
[0004] 在形成顶层金属层过程中，通常采用的物理沉积方法，物理沉积过程不但会在器 件表面形成一顶层金属层，而且在物理沉积的腔体的侧壁也会覆盖顶层金属层。由于顶层 金属层的薄膜本身硬度大物理特性，在工艺过程中，在晶圆的边缘W及物理沉积的腔体的 侧壁容易产生金属剥落缺陷，使得晶圆表面形成缺陷。现有技术中，通常采用洗涂等方法去 除晶圆表面的缺陷，但是，该方法的效果不太明显。因此，需要一种更有效的工艺方法，可W 防止在金属连线制备过程中顶层金属层产生剥落缺陷。
【发明内容】
[0005] 本发明的目的在于，提供一种防止金属连线制程中顶层金属产生剥落缺陷的方 法，提高工艺效率。
[0006] 为解决上述技术问题，本发明提供一种金属连线制备方法，包括：
[0007] 提供半导体衬底，在所述半导体衬底依次沉积下层金属层、中间金属层、顶层金属 层；
[0008] 在所述顶层金属层上沉积缓冲金属层；
[0009] 选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层W及所述下层金 属层，形成金属连线结构。
[0010] 可选的，采用物理沉积方法沉积所述缓冲金属层。
[0011] 可选的，所述缓冲金属层为铁金属层。
[0012] 可选的，所述铁金属层的厚度为50A-100A。
[0013] 可选的，所述下层金属层包括自下至上依次层叠的一下层铁金属层和一下层氮化 铁金属层。
[0014] 可选的，所述下层铁金属层的厚度为200A-300A，所述下层氮化铁金属层的厚 度为400A洗化i。
[0015] 可选的，所述中间金属层为铅金属层或者铅铜合金金属层。
[0016] 可选的，所述中间金属层的厚度为5000 A-6000A。
[0017] 可选的，所述顶层金属层包括自下至上依次层叠的一顶层铁金属层和一顶层氮化 铁金属层。
[0018] 可选的，所述顶层铁金属层的厚度为200A：-3()0某所述顶层氮化铁金属层的厚 度为40QA-5说成。
[0019] 与现有技术相比，本发明的金属连线制备方法具有W下优点：
[0020] 本发明提供的金属连线制备方法中，包括：提供半导体衬底，在所述半导体衬底依 次細积下层金属层、中间金属层、顶层金属层；在所述顶层金属层上細积续冲金属层；选择 性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层W及所述下层金属层，形成金属 连线结构。本发明金属连线制备方法，在沉积所述顶层金属层之后通过物理沉积一层缓冲 金属层，在芯片表面和物理沉积的腔体的侧壁上都覆盖有一层粘附性很好的缓冲金属层， 可W有效防止所述顶层金属层和腔体侧壁带来的金属剥落缺陷。
【附图说明】
[0021] 图1为现有技术中金属连线的剖面结构示意图；
[0022] 图2为本发明一实施例中金属连线制备方法的流程图；
[0023] 图3至图4为本发明金属连线制备方法中对应的器件结构的剖面示意图。
【具体实施方式】
[0024] 下面将结合示意图对本发明的金属连线制备方法进行更详细的描述，其中表示了 本发明的优选实施例，应该理解本领域技术人员可W修改在此描述的本发明，而仍然实现 本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不 作为对本发明的限制。
[0025] 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节W实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为送种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0026] 在下列段落中参照附图W举例方式更具体地描述本发明。根据下面说明和权利要 求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用W方便、明晰地辅助说明本发明实施例的目的。
[0027] 本发明的核必思想在于，提供的金属连线制备方法，包括：提供半导体衬底，在所 述半导体衬底依次沉积下层金属层、中间金属层、顶层金属层；在所述顶层金属层上沉积缓 冲金属层；选择性刻蚀所述缓冲金属层、所述顶层金属层、所述中间金属层W及所述下层金 属层，形成金属连线结构。本发明金属连线制备方法，在沉积所述顶层金属层之后通过物理 沉积一层缓冲金属层，芯片表面和物理沉积的腔体的侧壁上都覆盖有一层粘附性很好的缓 冲金属层，可W有效防止所述顶层金属层和腔体侧壁带来的金属剥落缺陷。
[0028] 具体的，结合上述核必思想，本发明提供的金属连线制备方法的流程图参考图2 所示，并结合图3和图4进行具体说明。
[0029] 执行步骤Sl ;提供半导体衬底10,在所述半导体衬底依次沉积下层金属层20、中 间金属层30 W及顶层金属层40。本发明中，所述