半导体器件的制作方法
【技术领域】
[0001]发明构思总体而言涉及半导体器件，更具体地，涉及可以包括金属氧化物半导体(MOS)电容器的半导体器件。
【背景技术】
[0002]由于多功能和紧凑的器件被频繁地用于电子设备，已经开发了高度集成的系统一大规模集成电路(LSI)。在制造基于逻辑集成电路(IC)的系统LSI的过程中，诸如存储器件、高压晶体管或者逻辑IC的器件被形成在相同的基板上，因此，高度集成的系统LSI另外包括存储功能和电源管理(power management)功能。随着系统LSI的小型化，包括在其中的逻辑IC的尺寸也根据用于IC器件的尺寸比例法则而被减小。
[0003]此外，根据IC器件的缩放比例，需要具有相对高的阱掺杂浓度的器件，而且当形成这样的器件时，也可能形成用作变容器(varactor)的MOS电容器以实现片上系统(SOC)。然而，当MOS电容器被形成在具有相对高的阱掺杂浓度的基板上时，在耗尽层形成在MOS电容器中的绝缘层与半导体之间时，耗尽操作状态中的最小电容(Cmin)会增加。结果，最大电容(Cmax)和最小电容(Cmin)之间的范围(其确定MOS电容器的调节范围)变窄，因此，MOS电容器的可调节性会变差。
【发明内容】
[0004]发明构思提供一种半导体器件，该半导体器件可以构成具有减小的最小电容的结构的金属氧化物半导体(MOS)电容器，使得最大电容(Cmax)与最小电容(Cmin)之间的范围增加，该范围确定在具有相对高的掺杂浓度的基板中实现的MOS电容器的调节范围。
[0005]根据发明构思的一方面，提供一种半导体器件，包括:基板，包括具有第一掺杂浓度的第一杂质扩散区域和具有不同于第一掺杂浓度的第二掺杂浓度的至少一个第二杂质扩散区域，至少一个第二杂质扩散区被第一杂质扩散区域围绕；至少一个电极，面对第一杂质扩散区域和至少一个第二杂质扩散区域；和至少一个绝缘层，在第一杂质扩散区域与至少一个电极之间以及在至少一个第二杂质扩散区域与至少一个电极之间。
[0006]在一些实施方式中，至少一个电极可以包括面对第一杂质扩散区域和第二杂质扩散区域的电极。
[0007]在一些实施方式中，至少一个电极可以包括面对第一杂质扩散区域的第一电极以及面对至少一个第二杂质扩散区域并与第一电极间隔开的第二电极。
[0008]在一些实施方式中，基板可以包括具有平坦的上表面的有源区，其中第一杂质扩散区域和至少一个第二杂质扩散区域形成在具有平坦的上表面的有源区中，至少一个电极是形成在有源区的平坦的上表面上的平面型电极。
[0009]在一些实施方式中，基板可以包括向上突出的鳍型有源区，其中第一杂质扩散区域和至少一个第二杂质扩散区域形成在鳍型有源区中，至少一个电极具有面对鳍型有源区的两侧的一对垂直面和面对鳍型有源区的上表面的水平面，绝缘层在鳍型有源区与电极的垂直面之间并在鳍型有源区与电极的水平面之间。
[0010]在一些实施方式中，基板可以包括向上突出并平行于彼此延伸的多个鳍型有源区，其中第一杂质扩散区域和至少一个第二杂质扩散区域形成在多个鳍型有源区的每个鳍型有源区中，至少一个电极在与多个鳍型有源区交叉的方向上延伸。
[0011]在一些实施方式中，基板可以包括向上突出并平行于彼此延伸的多个鳍型有源区，其中第一杂质扩散区域和至少一个第二杂质扩散区域形成在多个鳍型有源区中的每个鳍型有源区中，至少一个电极包括形成在多个鳍型有源区上以面对多个鳍型有源区的一个电极。
[0012]在一些实施方式中，第一杂质扩散区域和至少一个第二杂质扩散区域可以是相同导电类型。
[0013]根据发明构思的另一方面，提供一种半导体器件，包括:基板，具有有源区；下电极，包括形成在有源区中的第一杂质扩散区域和第二杂质扩散区域，第一杂质扩散区域和第二杂质扩散区域具有不同的掺杂浓度；上电极，面对下电极；以及绝缘层，在下电极与上电极之间。
[0014]在一些实施方式中，第一杂质扩散区域可以围绕第二杂质扩散区域的底表面和侧壁。
[0015]在一些实施方式中，从基板的上表面到第一杂质扩散区域的底表面的第一深度可以大于从基板的上表面到第二杂质扩散区域的底表面的第二深度。
[0016]在一些实施方式中，第二杂质扩散区域可以包括在第一杂质扩散区域中彼此间隔开的多个图案区域。
[0017]在一些实施方式中，多个图案区域可以在基板的厚度方向上平行于彼此延伸。
[0018]在一些实施方式中，上电极可以具有面对第一杂质扩散区域和第二杂质扩散区域的表面，绝缘层夹置在上电极与第一杂质扩散区域和第二杂质扩散区域之间。
[0019]在一些实施方式中，第一杂质扩散区域和第二杂质扩散区域可以是相同导电类型。
[0020]根据发明构思的另一方面，提供一种包括金属氧化物半导体(MOS)晶体管的半导体器件，其中MOS晶体管包括:下电极，包括掺杂有杂质的半导体材料；上电极，面对下电极；以及绝缘层，在下电极与上电极之间，其中下电极的掺杂浓度在绝缘层延伸的方向上是不均匀的。
[0021 ] 在一些实施方式中，下电极可以包括具有相同导电类型并具有不同掺杂浓度的第一杂质扩散区域和第二杂质扩散区域，其中第二杂质扩散区域被第一杂质扩散区域围绕。
[0022]在一些实施方式中，第二杂质扩散区域的杂质浓度可以小于第一杂质扩散区域的杂质浓度。
[0023]在一些实施方式中，第二杂质扩散区域可以包括彼此间隔开的多个图案区域，其中多个图案区域在基板的厚度方向上平行于彼此延伸。
[0024]在一些实施方式中，上电极可以包括掺杂半导体、金属、导电金属氮化物、金属硅化物或者其组合。
【附图说明】
[0025]通过结合附图的以下详细说明，发明构思的示范实施方式将被更清楚地理解，在附图中:
[0026]图1是根据发明构思的示范实施方式的半导体器件的截面图；
[0027]图2A和2B是示出图1所示的半导体器件的第一杂质扩散区域和多个第二杂质扩散区域的示范性平面结构的平面图；
[0028]图3是根据发明构思的另一示范实施方式的半导体器件的截面图；
[0029]图4A和4B是示出图3所示的半导体器件的第一杂质扩散区域和多个第二杂质扩散区域的示范性平面结构的平面图；
[0030]图5是根据发明构思的另一示范实施方式的半导体器件的截面图；
[0031]图6是根据发明构思的另一示范实施方式的半导体器件的截面图；
[0032]图7A、7B和7C是用于说明根据发明构思的另一示范实施方式的半导体器件的视图；
[0033]图8A和8B是电容-电压(C-V)曲线图，其每个示出根据示范实施方式和比较示例的半导体器件的关于栅极电压的电容特性；
[0034]图9是包括根据发明构思的示范实施方式的半导体器件的可变电容电路的示意性构造视图；
[0035]图10是包括根据发明构思的示范实施方式的半导体器件的混合可变电容器的示意性电路图；
[0036]图11是包括根据发明构思的示范实施方式的半导体器件的射频(RF)装置的示意性框图；
[0037]图12是包括根据发明构思的示范实施方式的半导体器件的电子系统的框图；
[0038]图13是根据发明构思的示范实施方式的电子系统的框图；和
[0039]图14是根据发明构思的另一示范实施方式的电子系统的框图。
【具体实施方式】
[0040]在下文，将参考附图详细描述发明构思的示范实施方式。在附图中相同的附图标记表示相同的元件，因此将省略它们的重复的说明。
[0041]现在将在下文参照附图更充分地描述发明构思，在附图中示出发明构思的示范实施方式。然而，发明构思可以实施为许多不同的形式且不应该理解为限于在此阐述的示范示范实施方式，而是提供这些示范示范实施方式使得本公开全面和完整，并将向本领域普通技术人员充分传达发明构思。
[0042]将理解，尽管术语“第一”、“第二”等在这里使用以描述发明构思的示范实施方式中的构件、区域、层、部分、区段、部件和/或元件，但是这些构件、区域、层、部分、区段、部件和/或元件不应该被这些术语限制。这些术语仅用于区分一个构件、区域、部分、区段、部件或元件与另一构件、区域、部分、区段、部件、或元件。因此，下文所述的第一构件、区域、部分、区段、部件或元件也可以被称为第二构件、区域、部分、区段、部件或元件而不背离发明构思的范围。例如，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件，而不背离发明构思的范围。
[0043]除非另外限定，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的相同的含义。还将理解，术语，诸如那些在通用词典中限定的术语，应该理解为具有与它们在相关技术的语境中的含义一致的含义，而不应理解为理想化或过度形式化的含义，除非在此明确地如此限定。
[0044]当某一示范实施方式可以被不同地实现时，可以与所描述的次序不同地执行特定的工艺次序。例如，两个接连描述的工艺可以基本上同时执行，或者按照与所描述的次序相反的次序执行。
[0045]在附图中，例如由制造技术和/或公差引起的图示形状的偏离是可能发生的。因此，根据发明构思的示范实施方式不应该理解为限于在此示出的区域的特定形状，而是可以理解为包括例如由制造工艺引起的形状偏差。当诸如“......中的至少一个”的表述在一列元件之后时，修饰元件的整个列表而不修饰列表中的各个元件。
[0046]在本说明书中，术语MOS(金属氧化物半导体)是广泛的用于本领域的术语。“M”不仅局限于金属，而是可以形成为各种类型和各种形状的导体。“S”可以形成为基板或者半导体结构。“O”不局限于氧化物，而是可以包括各种类型的无机材料或者有机材料。术语“半导体”可以包括单晶半导体、多晶半导体、非晶半导体、4族半导体或者化合物半导体。元件或者掺杂区域的导电类型可以根据主要载流子的特性而定义为“P型”或者“N型”，但是这仅仅是为了说明的方便起见，发明构思不被如上所述地限制。例如，“P型”或者“N型”可以用作更一般的术语“第一导电类型”或者“第二导电类型”。在这点上，第一导电类型可以是P型或者N型，第二导电类型可以是N型或者P型。
[0047]图1是根据发明构思的示范实施方式的半导体器件100A的截面图。
[0048]参照图1，半导体器件100A包括具有有源区AC的基板102以及形成在有源区AC中的第一导电类型阱104。在有源区AC中，第二导电类型的第一杂质扩散区域120形成在第一导电类型阱104上。在一些实施方式中，第一导电类型可以是P型，第二导电类型可以是N型