半导体发光元件的制作方法

半导体发光元件的制作方法
【专利摘要】半导体发光元件包含基体、第1～6半导体层、第1～3导电层、构造体及第1绝缘层。第1半导体层与基体相隔。第2半导体层设置在第1半导体层与基体之间。第3半导体层设置在第1半导体层与第2半导体层之间。第1导电层与第2半导体层电连接。第4半导体层与基体相隔，与第1半导体层并排。第5半导体层设置在第4半导体层与基体之间。第6半导体层设置在第4半导体层与第5半导体层之间。第2导电层与第5半导体层电连接。构造体与基体相隔。构造体的一部分设置在第1半导体层与第4半导体层之间。第3导电层与第4半导体层电连接。第3导电层包含第1区域、第2区域及第3区域。第1绝缘层的一部分设置在第3导电层与第5半导体层之间。
【专利说明】半导体发光元件
[0001]相关申请
[0002]本申请享受以日本专利申请2015-52125号(申请日:2015年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
[0003]本发明的实施方式一般地涉及一种半导体发光元件。
【背景技术】
[0004]业界正在追求提高发光二极管(LED:Light Emitting D1de)等半导体发光元件的效率。

【发明内容】

[0005]本发明的实施方式提供一种能够提高效率的半导体发光元件。
[0006]实施方式的半导体发光元件包含基体、第I?第6半导体层、第I?第3导电层、构造体及第I绝缘层。所述第I半导体层在第I方向上与所述基体相隔，包含第I导电型的第I半导体膜。所述第2半导体层设置在所述第I半导体层与所述基体之间，且为第2导电型。所述第3半导体层设置在所述第I半导体层与所述第2半导体层之间。第I导电层与所述第2半导体层电连接。所述第4半导体层在所述第I方向上与所述基体相隔，且在与所述第I方向交叉的第2方向上与所述第I半导体层并排，包含所述第I导电型的第2半导体膜。第5半导体层设置在所述第4半导体层与所述基体之间，且为所述第2导电型。所述第6半导体层设置在所述第4半导体层与所述第5半导体层之间。所述第2导电层与所述第5半导体层电连接。所述构造体在所述第I方向上与所述基体相隔。所述构造体的至少一部分设置在所述第I半导体层与所述第4半导体层之间。所述第3导电层与所述第4半导体层电连接。所述第3导电层包含第I区域、第2区域及所述第I区域与所述第2区域之间的第3区域。所述第I绝缘层的至少一部分设置在所述第3导电层与所述第5半导体层之间。所述第I导电层的第4区域设置在第2半导体层与所述基体之间。所述第I导电层的第5区域设置在所述第I区域与所述基体之间。所述第5区域与所述第I区域电连接。所述第4半导体层的一部分设置在所述第2区域与所述第2导电层之间。所述构造体设置在所述第3区域与所述基体之间。所述构造体的沿着所述第I方向的厚度小于所述第2区域与所述第2导电层之间的沿着所述第I方向的距离。
【附图说明】
[0007]图1A及图1B是例示第I实施方式的半导体发光元件的示意图。
[0008]图2A及图2B是例示第I实施方式的半导体发光元件的一部分的示意性立体图。
[0009]图3是例示第I实施方式的半导体发光元件的一部分的示意性剖视图。
[0010]图4A?图4D是例示第I实施方式的半导体发光元件的制造方法的步骤顺序示意性剖视图。
[0011]图5A?图5C是例示第I实施方式的半导体发光元件的制造方法的步骤顺序示意性剖视图。
[0012]图6A?图6C是例示第I实施方式的半导体发光元件的制造方法的步骤顺序示意性剖视图。
[0013]图7A?图7D是例示第I实施方式的另一半导体发光元件的一部分的示意性立体图。
[0014]图8是例示第2实施方式的半导体发光元件的示意性剖视图。
[0015]图9是例示第2实施方式的另一半导体发光元件的示意性剖视图。
[0016]图10是例示第3实施方式的半导体发光元件的示意性剖视图。
【具体实施方式】
[0017]以下，一边参照附图，一边对本发明的各实施方式进行说明。
[0018]此外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即便在表示相同部分的情况下，也存在根据附图而相互的尺寸或比率不同地表示的情况。
[0019]此外，在本申请的说明书与各图中，对与关于已经出现的图在上文中叙述过的要素相同的要素，标注相同符号并适当省略详细的说明。
[0020](第丨实施方式)
[0021 ]图1A及图1B是例示第I实施方式的半导体发光元件的示意图。
[0022]图1A是图1B的A1-A2线剖视图。图1B是从图1A所示的箭头AA的方向观察的俯视图。在图1B中，由虚线表示透视一部分要素的状态。图1A所示的部分AP与图1B所示的部分AP对应。
[0023]如图1A及图1B所示，本实施方式的半导体发光元件110包含基体70、第I?第6半导体层11?16、第I导电层51、第2导电层52、构造体sb3、第3导电层43及第I绝缘层81a。
[0024]作为基体70，例如，使用Si等半导体基板。关于基体70的例子将在下文叙述。
[0025]第I半导体层11在第I方向Dl上与基体70相隔。第I方向Dl是从基体70朝向第I半导体层11的方向。第I半导体层11包含第I导电型的第I半导体膜lln。关于第I半导体膜Iln的例子将在下文叙述。
[0026]将第I方向Dl设为Z轴方向。将与Z轴方向垂直的一个方向设为X轴方向。将与Z轴方向及X轴方向垂直的方向设为Y轴方向。
[0027]第2半导体层12设置在第I半导体层11与基体70之间。第2半导体层12为第2导电型。
[0028]例如，第I导电型为η型，第2导电型为P型。也可为第I导电型为P型，第2导电型为η型。在以下的例子中，第I导电型为η型，第2导电型为P型。
[0029]第3半导体层13设置在第I半导体层11与第2半导体层12之间。第I半导体层11、第2半导体层12及第3半导体层13包含在第I积层体sbl中。第I积层体sbl沿着X-Y平面扩展。
[0030]第I导电层51与第2半导体层12电连接。第I导电层51的一部分设置在第2半导体层12与基体70之间。
[0031]在本说明书中，电连接的状态包含第I导体与第2导体直接连接的状态。进而，电连接的状态包含在第I导体与第2导体之间插入第3导体，并经由第3导体在第I导体及第2导体之间流通电流的状态。
[0032]第I导电层51的至少一部分与第2半导体层12欧姆接触。第I导电层51例如为光反射性。
[0033]第4半导体层14在第I方向Dl上与基体70相隔。第4半导体层14在第2方向D2上与第I半导体层11并排。第2方向D2与第I方向Dl交叉。
[0034]在图1A及图1B所示的部分AP，第2方向D2例如为Y轴方向。第4半导体层14第包含I导电型的第2半导体膜14η。关于第2半导体膜14η的例子将在下文叙述。
[0035]第5半导体层15设置在第4半导体层14与基体70之间。第6半导体层16设置在第4半导体层14与第5半导体层15之间。第4半导体层14、第5半导体层15及第6半导体层16包含在第2积层体sb2中。第2积层体sb2沿着X-Y平面扩展。
[0036]第2导电层52与第5半导体层15电连接。第2导电层52的一部分设置在第5半导体层15与基体70之间。
[0037]第3半导体层13及第6半导体层16例如包含活性层。第3半导体层13及第6半导体层16例如为发光部。关于第3半导体层13及第6半导体层16的例子将在下文叙述。
[0038]第I?第6半导体层11?16例如包含氮化物半导体。关于这些半导体层的例子将在下文叙述。
[0039]构造体sb3在第I方向Dl上与基体70相隔。构造体sb3的至少一部分设置在第I积层体sbl的至少一部分与第2积层体sb2的至少一部分之间。构造体sb3的至少一部分例如设置在第I半导体层11与第4半导体层14之间。构造体sb3的至少一部分也可设置在第2半导体层12与第5半导体层15之间。构造体sb3的至少一部分也可设置在第3半导体层13与第6半导体层16之间。
[0040]第3导电层43与第4半导体层14电连接。第3导电层43与第2半导体膜14η电连接。如下所述，第3导电层43也与第2半导体层12连接。
[0041 ] 例如，第I积层体sbl例如为第1LED。第2积层体sb2例如为第2LED。第2半导体层12例如为P型的半导体层，第4半导体层14例如为η型的半导体层。第3导电层43将第ILED的P型的半导体层与第2LED的η型的半导体层电连接。第ILED及第2LED串联连接。
[0042]第3导电层43包含第I?第3区域rl?r3。第3区域r3设置在第I区域rl与第2区域r2之间。
[0043]第I区域rl经由第I导电层51而与第2半导体层12电连接。
[0044]第2区域r2与第4半导体层14电连接。具体来说，第2区域r2与第2半导体膜14η电连接。在这个例子中，设置着与第2区域r2连续的第6导电层46。在第6导电层46与第6半导体层16之间，配置第4半导体层14。第6导电层46与第2区域r2连续。
[0045]第I绝缘层81a的至少一部分设置在第3导电层43与第5半导体层15之间。第I绝缘层81a的至少一部分也可设置在第3导电层43与第6半导体层16之间。第I绝缘层81a将第3导电层43与第5半导体层15之间电绝缘。第I绝缘层81a将第3导电层43与第6半导体层16之间电绝缘。
[0046]第I导电层51包含第4区域r4与第5区域r5。第4区域r4设置在第2半导体层12与基体70之间。第5区域r5设置在第3导电层43的第I区域rl与基体70之间。第5区域r5与第I区域rl电连接。
[0047]第4半导体层14的一部分设置在第3导电层43的第2区域r2与基体70之间。在这个例子中，第4半导体层14的一部分设置在第3导电层43的第2区域r2与第2导电层52之间。也就是说，第2区域r2在第4半导体层14的一部分上延伸。
[0048]构造体sb3设置在第3导电层43的第3区域r3与基体70之间。也就是说，第3导电层43在第I导电层51的第5区域r5上的区域与第4半导体层14的一部分上的区域之间延伸，第3导电层43的中途的部分(第3区域r3)设置在构造体sb3上。在第3导电层43的第3区域r3与构造体sb3之间设置着绝缘层81b。
[0049]在本实施方式中，构造体sb3的沿着第I方向Dl的厚度t3小于第2区域r2与第2导电层52之间的沿着第I方向Dl的距离t2。距离t2与第2积层体sb2的沿着第I方向Dl的厚度对应。厚度t3比第4半导体层14、第6半导体层16及第5半导体层15的合计厚度(也就是距离t2)更薄。
[0050]也就是说，例如，在以基体70为基准时，构造体sb3的高度比第2积层体sb2的高度更低。
[0051 ]第3导电层43成为将第ILED与第2LED串联连接的配线层。该第3导电层43包含在第I导电层51的上表面的高度位置(沿着第I方向Dl的位置)与第2积层体sb2的上表面的高度位置(沿着第I方向Dl的位置)之间延伸的部分。
[0052]此时，在实施方式中，第3导电层43经由高度低的构造体sb3到达第4半导体层14的上表面。第3导电层43的中途的部分(第3区域r3)设置在构造体sb3上。因此，抑制阶差的急剧变化。因此，例如，抑制因阶差引起的第3导电层43的断线。
[0053]例如，存在不设置构造体sb3的参考例。在该参考例中，第3导电层43沿着由第2积层体sb2形成的大阶差的侧面延伸。在该阶差部分，容易产生第3导电层43的断线。因此，电连接变得不稳定。为了获得确实的连接，例如，可考虑使多个LED之间的间隔变大，但会使在元件的整体面积中所占的发光面积变小，发光效率降低。
[0054]相对于此，在本实施方式中，设置构造体sb3，使第3导电层43通过构造体sb3上。由此，所产生的阶差与所述参考例相比变小。由此，抑制第3导电层43的断线，从而电连接变得稳定。因此，考虑断线的设计的裕度扩大。例如，能够使多个LED之间的间隔变小，能够提高发光效率。进而，获得尚可靠性。进而，良率提尚，获得尚生广性。
[0055]根据实施方式，可提供能够提高效率的半导体发光元件。
[0056]图2A及图2B是例示第I实施方式的半导体发光元件的一部分的示意性立体图。
[0057]这些图将图1B所示的部分AP放大表示。而且，为了便于看清图，在图2A中，例示去除第5导电层45后的状态。在这些图中，省略了绝缘层。
[0058]如图2A所示，在第I积层体sbl与第2积层体sb2之间，设置着构造体sb3。在这个例子中，在成为第I积层体sbI的半导体积层膜设置着孔sbh ο半导体积层膜中的孔sbh与第2积层体sb2之间的部分成为构造体sb3。
[0059]如图2B所示，在孔sbh周围的一部分上设置着第5导电层45。而且，在孔sbh中，设置着第3导电层43的一端(第I区域rl)。在位于孔sbh与第4半导体层14之间的半导体积层膜(构造体sb3)上，设置着第3导电层43的第3区域r3。而且，第3导电层43的第2区域r2设置在第4半导体层14上。在第3导电层43的第2区域r2，连接有第6导电层46。
[0060]如此，构造体sb3也可与第I积层体sbl连续。
[0061]在实施方式中，构造体sb3也可使用成为第I积层体sbl及第2积层体sb2的半导体。
[0062]也就是说，在半导体发光元件110中，构造体sb3包含第7?第9半导体层17?19。第7半导体层17为第I导电型。第8半导体层18设置在第7半导体层17与基体70之间。第8半导体层18为第2导电型。第9半导体层19设置在第7半导体层17与第8半导体层18之间。第7?第9半导体层17?19例如包含氮化物半导体。
[0063]构造体sb3能够与第I积层体sbl及第2积层体sb2—起形成。由此，获得高生产性。关于半导体发光元件110的制造方法的例子将在下文叙述。
[0064]例如，半导体发光元件110也可包含基体70、第I积层体sbl、第2积层体Sb2、第I导电层51、第2导电层52、第3导电层43及第I绝缘层81a。第I积层体sbl包含所述第I?第3半导体层11?13。第2积层体sb2包含所述第4?第6半导体层14?16。第I积层体sbl具有孔sbh。第I积层体sbl包含孔sbh与第2积层体sb2之间的部分(构造体sb3)。第I积层体sbl具有构造体sb3及与构造体sb3不同的部分。在不同部分与构造体sb3之间，设置孔sbh。第I导电层51与第2半导体层12电连接。第2导电层52与第5半导体层15电连接。第3导电层43与第4半导体层14电连接。第3导电层43包含第I区域rl、第2区域r2及第I区域rl与第2区域r2之间的第3区域r3。第I绝缘层81a的至少一部分设置在第3导电层43与第5半导体层15之间。第I导电层51的第4区域r4设置在第2半导体层12与基体70之间。第I导电层51的第5区域r5设置在第I区域rl与基体70之间，第5区域r5与第I区域rl电连接。第4半导体层14的一部分设置在第2区域r2与第2导电层52之间。孔sbh与第2积层体sb2之间的部分(构造体sb3)设置在第3区域r3与基体70之间。孔sbh与第2积层体sb2之间的部分(构造体sb3)的沿着第I方向Dl的厚度t3小于第2区域r2与第2导电层52之间的沿着第I方向Dl的距离。
[0065]优选为，第I积层体sbl及第2积层体sb2的侧面倾斜。由此，第3导电层43的覆盖率提高，获得更稳定的连接。
[0066]也就是说，包含第I半导体层11、第3半导体层13及第2半导体层12的第I积层体sbl具有侧面sfl。侧面sf I与第2方向D2交叉，且相对于第I方向Dl倾斜。侧面sf I与X-Y平面之间的角度例如为30度以上80度以下。
[0067]另一方面，包含第4半导体层14、第6半导体层16及第5半导体层15的第2积层体sb2具有侧面sf2。侧面sf2与第2方向D2交叉，且相对于第I方向Dl倾斜。侧面sf2与X-Y平面之间的角度例如为30度以上80度以下。
[0068]在这个例子中，第I绝缘层81a在第3导电层43与第2积层体sb2的侧面sf2之间延伸。第I绝缘层81a覆盖第2积层体sb2的侧面sf2。
[0069]优选为，构造体sb3的侧面也倾斜。也就是说，构造体sb3具有侧面sf3。侧面sf3与第2方向D2交叉，且相对于第I方向Dl倾斜。第3导电层43的覆盖率提高，获得更稳定的连接。
[0070]优选为，厚度t3为距离t2的1/5倍以上2/3倍以下。如果厚度t3过薄，那么便存在容易在构造体sb3与第4半导体层14之间产生第3导电层43的断线的情况。如果厚度t3过厚，那么便存在容易在第I导电层51与构造体sb3之间产生第3导电层43的断线的情况。
[0071]在这个例子中，设置着第4导电层54及第5导电层45。在第5半导体层15为P型的情况下，第4导电层54成为P侧焊垫。在第I半导体层11为η型的情况下，第5导电层45成为η侧焊垫。
[0072]在第4导电层54与基体70之间配置第2导电层52的一部分。第4导电层54与第2导电层52的该一部分电连接。也就是说，第2导电层52包含第6区域r6及第7区域r7。第6区域r6设置在第5半导体层15与基体70之间。在第4导电层54与基体70之间，配置第7区域r7。第4导电层54与第7区域r7电连接。
[0073]在第5导电层45与基体70之间，配置第I半导体层11。第5导电层45与第I半导体层11的第I半导体膜Iln电连接。
[0074]在这个例子中，第I导电层51及第2导电层52各自包含多层金属层。
[0075]第I导电层51包含第I金属层51a及第2金属层51b。第I金属层51a设置在第2半导体层12与基体70之间。第2金属层51b的第I部分51bp设置在第I金属层51a与基体70之间。第2金属层51b的第2部分51bq设置在第3导电层43的第I区域rl与基体70之间。
[0076]第2金属层51b的第I部分51bp与第I金属层51a包含在第I导电层51的第4区域r4中。第2金属层51b的第2部分51bq包含在第I导电层51的第5区域r5中。
[0077]另一方面，第2导电层52包含第3金属层52a及第4金属层52b。第3金属层52a设置在第5半导体层15与基体70之间。第4金属层52b的一部分(第3部分52bp)设置在第3金属层52a与基体70之间。在第4导电层54与基体70之间，配置第4金属层52b的一部分(第4部分52bq)。第4导电层54与第4部分52bq电连接。
[0078]第4金属层52b的第3部分52bp与第3金属层52a包含在第2导电层52的第6区域r6中。第4金属层52b的第4部分52bq包含在第2导电层52的第7区域r7中。
[0079]在实施方式中，第2导电层52也可包含半导体层(例如氮化物半导体层)。例如，也可在第2LED与第4导电层54(例如P侧焊垫)之间，设置着第3LED，第2LED与第3LED串联连接，第3LED与P侧焊垫连接。在该情况下，能够将第3LED视为第2导电层52的一部分。例如，也可将第3LED视为设置在第6区域r6与第7区域r7之间的配线(导电层)的一部分。
[0080]例如，对第4导电层54与第5导电层45之间施加电压。经由这些导电层，将电流供给至第ILED与第2LED。从第3半导体层13及第6半导体层16放出光。
[0081]从第3半导体层13放出的光(发出的光)在第I导电层51反射，并出射至半导体发光元件110的外部。第I半导体层11的表面成为光出射面。从第6半导体层16放出的光(发出的光)在第2导电层52反射，并出射至半导体发光元件110的外部。第4半导体层14的表面成为光出射面。
[0082]在这个例子中，在第I半导体层11的光出射面设置着凹凸10dp，在第4半导体层14的光出射面设置着凹凸I Odpa。
[0083]也就是说，第I半导体层11具有第I面1e及第2面1f。第I面1e为第3半导体层13侧的面。第I面1e与第3半导体层13对向。第2面1f为与第I面1e相反侧的面。第2面1f成为光出射面。在第2面1f设置凹凸10dp。通过设置凹凸10dp，能够从第I积层体sbl高效率地提取光。
[0084]第4半导体层14具有第3面1ea及第4面10fa。第3面1ea为第6半导体层16侧的面。第3面1ea与第6半导体层16对向。第4面1fa为与第3面1ea相反侧的面。第4面1fa成为光出射面。在第4面I Of a，设置凹凸1dpa。通过设置凹凸1dpa，能够从第2积层体sb2高效率地提取光。
[0085]凹凸1dp及凹凸1dpa各自的高度(深度)例如为峰值波长的0.5倍以上30倍以下。凹凸1dp及凹凸1dpa各自的高度(深度)例如为0.4微米(μπι)以上2μπι以下。与第I方向Dl垂直的方向(例如也可为第2方向D2)上的凹凸1dp及凹凸1dpa各自的顶部的宽度例如为峰值波长的0.5倍以上30倍以下。从第3半导体层13及第6半导体层16放出的光的强度成为在峰值波长中实质上的峰值(最高)。凹凸1dp例如具有圆锥台的形状。凹凸1dp的凸部的顶部的直径为1.5μπι以上2.5μπι以下左右。凹凸1dp的凸部的底部的直径例如为1.5μπι以上4.0μπι以下左右。凸部的高度例如为Iym以上2μηι以下左右。多个凸部中的间距例如为3μηι以上7μm以下左右。
[0086]例如，半导体发光元件110为ThinFilm(薄膜)型的LED。如下所述，在半导体发光元件110中，第I积层体sbl及第2积层体sb2的结晶在生长用基板上生长之后，第I积层体sbl及第2积层体sb2与基体70接合。然后，将生长用基板去除。生长用基板厚，生长用基板的热容量大。在半导体发光元件Il0中，由于将生长用基板去除，所以能够使半导体发光元件Il0的热容量变小，从而能够提高散热性。
[0087]在半导体发光元件110中，由于将生长用基板去除，所以第I半导体层11的上表面(光出射面，也就是第2面1f)与第I导电层51之间的距离短。同样地，第4半导体层14的上表面(光出射面，也就是第4面1fa)与第2导电层52之间的距离短。
[0088]例如，第I导电层51与第I半导体层11的第2面1f之间的距离tl为1.5μπι以上30μπι以下。第2导电层52与第4半导体层14的第4面1f a之间的距离(与距离t2对应)为1.5μπι以上30μηι以下。
[0089]当在第I半导体层11的第2面1f设置着凹凸1dp的情况下，为如下设定。例如，距离tl为第I导电层51与第2面1f之间的沿着第I方向Dl的最长距离。在设置着凹凸1dp的情况下，距离tl与凹凸1dp的顶部和第I导电层51之间的沿着第I方向Dl的最长距离对应。距离tl与第I积层体sbl的沿着第I方向Dl的厚度对应。在设置着凹凸1dp的情况下，距离tl与第I积层体Sb I的沿着第I方向DI的厚度的最大值对应。
[0090]当在第I半导体层11的第2面1f设置着凹凸1dp的情况下，能够定义第I导电层51与第2面1f之间的沿着第I方向Dl的最短的距离(最短距离tsl)。最短距离tsl与凹凸1dp的底部和第I导电层51之间的沿着第I方向Dl的最短距离对应。最短距离ts I与第I积层体sb I的沿着第I方向Dl的厚度的最小值对应。在设置着凹凸I Odp的情况下，最短距离ts I与第I积层体sb I的沿着第I方向DI的厚度的最小值对应。
[0091 ]当在第4半导体层14的第4面1fa设置着凹凸1dpa的情况下，为如下设定。例如，距离t2为第2导电层52与第4面1fa之间的沿着第I方向Dl的最长距离。在设置着凹凸1dpa的情况下，距离t2与凹凸1dpa的顶部和第2导电层52之间的沿着第I方向Dl的最长距离对应。距离t2与第2积层体sb2的沿着第I方向Dl的厚度对应。在设置着凹凸1dpa的情况下，距离t2与第2积层体sb2的沿着第I方向Dl的厚度的最大值对应。
[0092]当在第4半导体层14的第2面1fa设置着凹凸1dpa的情况下，能够定义第2导电层52与第4面1fa之间的沿着第I方向Dl的最短的距离(最短距离ts2)。最短距离ts2与凹凸1dpa的底部和第2导电层52之间的沿着第I方向Dl的最短距离对应。最短距离ts2与第2积层体sb2的沿着第I方向Dl的厚度的最小值对应。在设置着凹凸1dpa的情况下，最短距离ts2与第2积层体sb2的沿着第I方向Dl的厚度的最小值对应。
[0093]像已经说明的那样，厚度t3小于距离t2。在设置着凹凸1dp时，厚度t3小于第2积层体sb2的沿着第I方向Dl的厚度的最大值。在实施方式中，厚度t3也可与最短距离ts2相同。或者，厚度t3也可小于最短距离ts2。
[0094]在实施方式中，距离t2也可设定为与距离tl实质上相同。最短距离ts2也可设定为与最短距离tsl实质上相同。因此，厚度t3小于距离tl。在设置着凹凸1dp时，厚度t3小于第I积层体sbl的沿着第I方向Dl的厚度的最大值。在实施方式中，厚度t3也可与最短距离tsl相同。或者，厚度t3也可小于最短距离tsl。
[0095]在这个例子中，还设置着绝缘层81。绝缘层81覆盖第I积层体sbl的侧面sfI。
[0096]在这个例子中，半导体发光元件110还包含第2绝缘层82。第2绝缘层82设置在第I导电层51与基体70之间以及第2导电层52与基体70之间。利用第2绝缘层82，使第I导电层51与基体70之间以及第2导电层52与基体70之间绝缘。由此，能够使用导电性的基体70，且进行串联的连接。
[0097]基体70例如为导电性。基体70例如使用Si等半导体或者金属等导体。由此，在基体70中，获得高散热性。
[0098]第2绝缘层82将第I导电层51与基体70之间绝缘。第2绝缘层82将第2导电层52与基体70之间绝缘。通过使用导电性的基体70，能够获得高散热性，且将这些导电层与基体70绝缘。利用第2绝缘层82，使第I导电层51与第2导电层52绝缘。由此，获得两个LED的串联连接。
[0099]在这个例子中，半导体发光元件110还包含第5金属层75。第5金属层75设置在第2绝缘层82与基体70之间。第5金属层75例如将第2绝缘层82与基体70接合。第5金属层75例如为接合金属层。
[0100]在这个例子中，半导体发光元件110还包含第6金属层76。在第2绝缘层82与第6金属层76之间，配置基体70。也就是说，在第5金属层75与第6金属层76之间，配置基体70。第6金属层76例如连接在安装基板(未图示)等。该连接例如使用焊料等。通过设置第6金属层76，获得稳定的连接。获得高散热性。
[0101]第6金属层76例如使用Al膜(厚度300nm以上500nm以下，例如约380nm)/Ti膜(厚度30nm以上10nm以下，例如约50nm)/Ni膜(厚度30nm以上10nm以下，例如约50nm)/AuAg膜(厚度I Onm以上50nm以下，例如约30nm)的积层膜。
[0102]绝缘层81及第I绝缘层81a例如包含氧化硅、氮化硅或氮氧化硅等。通过设置这些绝缘层，能够抑制在第I积层体sbl的侧面sf!及第2积层体sb2的侧面sf2流动的电流，从而能够提高耐电压。而且，能获得高可靠性。这些绝缘层例如利用等离子体CDV(ChemicalVapor Depos it 1n，化学气相沉积)等而形成。
[0103]第2绝缘层82例如包含第I层、第2层及第3层。在第I层与基体70之间设置第2层。在第2层与基体70之间设置第3层。第I层及第3层例如包含氧化硅。第2层例如包含氮化硅。第2绝缘层82例如具有Si02/SiNx/Si(y%q层构造。由此，获得高绝缘性。
[0104]第I金属层51a及第3金属层52a例如包含银及铑的至少任一种。第I金属层51a及第3金属层52a也可包含银合金。作为第I金属层51a及第3金属层52a，例如使用银层、铭层或者银合金层。由此，获得高光反射率。在第I金属层51a与第2半导体层12之间以及第3金属层52a与第5半导体层15之间，获得低接触电阻。第I金属层51a及第3金属层52a也可包含铝。[0?05] 第I金属层51a及第3金属层52a各自的厚度例如为50nm以上500nm以下。
[0106]第2金属层51b及第4金属层52b各自包含例如N1、Pt、Au及Ti中的至少任一种。第2金属层51b及第4金属层52b各自包含例如含有Ni的区域、含有Pt的区域、含有Au的区域及含有Ti的区域。
[0107]在第2金属层51b中，在含有Ti的区域与第I金属层51a之间，设置含有Au的区域。在含有Au的区域与第I金属层51a之间，设置含有Pt的区域。在含有Pt的区域与第I金属层51a之间，设置含有Ni的区域。
[0108]在第4金属层52b中，在含有Ti的区域与第3金属层52a之间，设置含有Au的区域。在含有Au的区域与第3金属层52a之间，设置含有Pt的区域。在含有Pt的区域与第3金属层52a之间，设置含有Ni的区域。
[0109]第2金属层51b及第4金属层52b例如为反射性。第2金属层51b及第4金属层52b也可包含银及铝的至少任一种。
[0? ?0] 第2金属层51b及第4金属层52b各自的厚度例如为300nm以上1500nm以下。
[0111]第4导电层54例如应用包含Al膜/Ti膜/Pt膜/Au膜的积层构造。在第I半导体层11上设置Al膜，并依次设置Ti膜、Pt膜及Au膜。第4导电层54例如应用包含Al膜/Ti膜/Pt膜/Au膜的积层构造。在第2导电层52的一部分(第7区域r7)上设置Al膜，并依次设置Ti膜、Pt膜及Au膜。
[0112]Al膜的厚度例如为约3μπι(例如，2μπι以上4μπι以下KTi膜的厚度例如为约10nm(例如，50nm以上200nm以下)C3Pt膜的厚度例如为约10nm(例如，50nm以上200nm以下)C3Au膜的厚度例如为约Iwn(例如，0.5μηι以上1.5μηι以下)。
[0113]如图1B所示，第I半导体层11与第4半导体层14之间的距离d3(沿着X-Y平面的距离)比基体70的外缘70r与第I半导体层11之间的距离dl(沿着X-Y平面的距离)更窄。距离d3比基体70的外缘70r与第4半导体层14之间的距离d2(沿着X-Y平面的距离)更窄。也就是说，第I半导体层11与第4半导体层14之间的距离(距离d3)比芯片的外缘与第I半导体层11之间的距离(距离dl)更窄，比芯片的外缘与第4半导体层14之间的距离(距离d2)更窄。通过使多个发光部(LED)彼此的间隔变窄，能够提高发光的效率。
[0114]如图1B所示，也可在第I积层体sbl(第I半导体层11)与第2积层体sb2(第4半导体层14)之间设置多个构造体sb3。而且，也可与多个构造体sb3对应，设置多个第3导电层43。由此，能够将多个LED彼此更稳定地连接。能够进行低电阻的连接。
[0115]如图2B所示，第3导电层43的宽度w43(沿着与第3导电层43延伸的第2方向D2正交的方向的线宽)比第5导电层45的宽度w45(沿着与第5导电层45延伸的方向正交的方向的线宽)更宽。第3导电层43的宽度w43比第6导电层46的宽度w46(沿着与第6导电层46延伸的方向正交的方向的线幅)更宽。由此，能够使多个LED彼此的连接的电阻变低。
[0116]图3是例示第I实施方式的半导体发光元件的一部分的示意性剖视图。图3例示了第I积层体sbl及第2积层体sb2。
[0117]如图3所示，第3半导体层13包含多个障壁层13B及设置在多个障壁层13B彼此之间的阱层13W。例如，多个障壁层13B与多个阱层13W沿着Z轴方向交替地排列。
[0118]同样地，第6半导体层16包含多个障壁层16B及设置在多个障壁层16B彼此之间的阱层16W。例如，多个障壁层16B与多个阱层16W沿着Z轴方向交替地排列。
[0119]阱层例如包含AlxlGa1-xl—x2Inx2N(0<xl< 1、0 < x2 < 1、xl+x2 < I)。障壁层包含AlyiGa1-y1-y2lny2N(0 < yl < UO < y2 < 1、yl+y2 < I)。障壁层中的带隙能大于讲层中的带隙會K。
[0120]例如，第3半导体层13及第6半导体层16具有多重量子阱(MQW:Multi QuantumWelI)构成。第3半导体层13及第6半导体层16也可具有单量子讲(SQW: Single QuantumWel I)构成。
[0121]从第3半导体层13及第6半导体层16放出的光(发出的光)的峰值波长例如为210纳米(nm)以上780nm以下。在实施方式中，峰值波长为任意。
[0122]在这个例子中，第I半导体层11包含第I导电型的第I半导体膜Iln(例如η型半导体层)及低杂质浓度区域lli。在第3半导体层13与低杂质浓度区域Ili之间，设置第I半导体膜lln。同样地，第4半导体层14包含第I导电型的第2半导体膜14η(例如η型半导体层)及低杂质浓度区域14i。在第6半导体层16与低杂质浓度区域14i之间，设置第2半导体膜14η。低杂质浓度区域Ili及14i中的杂质浓度比第I半导体膜Iln中的杂质浓度更低，且比第2半导体膜14η中的杂质浓度更低。低杂质浓度区域Ili及14i中的杂质浓度例如为I X 1017cm—3以下。
[0123]第I半导体膜Iln及第2半导体膜14η例如使用包含η型杂质的GaN层。η型杂质使用S1、0、Ge、Te及Sn中的至少任一种。第I半导体膜Iln及第2半导体膜14η例如包含η侧接触层。
[0124]低杂质浓度区域Ili及14i例如使用非掺杂的GaN层。低杂质浓度区域Ili及14i也可包含含有Al的氮化物半导体(AlGaN或AlN)。这些GaN层、AlGaN层或AlN层例如也可包含半导体层的结晶生长时所使用的缓冲层等。
[0125]第2半导体层12及第5半导体层15例如使用包含P型杂质的GaN层。P型杂质使用Mg、Zn及C中的至少任一种。第2半导体层12及第5半导体层15例如包含P侧接触层。
[0126]第1半导体膜11]1及第2半导体膜1411各自的厚度例如为500111]1以上2000111]1以下。
[0127]低杂质浓度区域11 i及14i各自的厚度例如为100nm以上3000nm以下。
[0128]第1半导体层11及第4半导体层14各自的厚度例如为500]11]1以上4000111]1以下。
[0129]第2半导体层12及第5半导体层15各自的厚度例如为1nm以上5000nm以下。
[0130]第3半导体层13及第6半导体层16各自的厚度例如为0.3nm以上100nm以下。
[0131]以下，对半导体发光元件110的制造方法的例子进行说明。
[0132]图4A?图4D、图5A?图5C及图6A?图6C是例示第I实施方式的半导体发光元件的制造方法的步骤顺序示意性剖视图。
[0133]如图4A所示，在基板10x(生长用基板)上，形成低杂质浓度膜llix。低杂质浓度膜Ilix例如包含缓冲膜(例如，包含Al的氮化物半导体膜的积层膜等)。低杂质浓度膜Ilix还可包含非掺杂的氮化物半导体膜(非掺杂的GaN层等)。在低杂质浓度膜Ilix上，形成η型半导体膜Ilnx。11型半导体膜I Inx成为第I半导体层11的至少一部分及第3半导体层13的至少一部分。低杂质浓度膜Ilix的至少一部分也可成为第I半导体层11的至少一部分及第4半导体层14的至少一部分。在η型半导体膜I Inx上，形成半导体膜13χ。半导体膜13χ成为第3半导体层13及第6半导体层16。在半导体膜13χ上，形成半导体膜12χ。半导体膜12χ成为第2半导体层12及第5半导体层15。由此，获得积层膜sbf。
[0134]在这些膜的形成中，例如，进行外延结晶生长。例如，使用有机金属气相沉积(Metal-Organic Chemical Vapor Deposit1n:M0CVD)法、有机金属气相生长(Metal-Organic Vapor Phase Epitaxy:M0VPE)法、分子束外延(Molecular Beam Epitaxy:MBE)法及齒化物气相外延(Halide Vapor Phase Epitaxy:HVPE)法等。
[0135]基板1x例如使用S1、Si02、A102、石英、蓝宝石、GaN、SiC及GaAs中的任一种的基板。基板1x也可使用将它们组合的基板。基板1x的面方位为任意。
[0136]如图4B所示，在半导体膜12x上，形成第I金属层5Ia及第3金属层52a。这些金属层例如为银膜。该银膜的厚度例如为约200nm(例如150nm以上250nm以下)。在形成银膜后，例如，在包含氧气的环境中进行热处理(烧结处理)。环境中的氧气的比率例如为10%以上40 %以下。包含氧气的环境中的惰性气体(例如氮气等)的比率为60 %以上90 %以下。热处理的温度例如为约400°C (例如350°C以上450°C以下)。
[0137]如图4C所示，在第I金属层51a上、第3金属层52a上及半导体膜12x上，形成第2金属层51b及第4金属层52b。例如，作为第2金属层51b及第4金属层52b，例如形成Ni/Pt/Au/Ti的积层膜。该积层膜的厚度例如为0.7μηι。
[0138]第I金属层5la、第2金属层5 lb、第3金属层52a及第4金属层52b的形成例如使用蒸镀法或溅镀法等。这些金属层的加工例如使用剥离法或湿式蚀刻等。
[0139]如图4D所示，形成第2绝缘层82。作为第2绝缘层82，例如形成氧化硅膜/氮化硅膜/氧化硅膜的积层膜。
[0140]进而，形成要成为第5金属层75的一部分的金属膜75a。由此，形成加工体pb。
[0141]例如，作为金属膜75a，形成第ITi膜/Pt膜/第2Ti膜/Ni膜/Sn膜的积层膜。在第ITi膜上形成Pt膜，在Pt膜上形成第2Ti膜，在第2Ti膜上形成Ni膜，在第2Ti膜上形成Sn膜。第ITi膜的厚度例如为5nm以上20nm以下(例如约1nm) C3Pt膜的厚度为50nm以上200nm以下(例如约200nm)。第2Ti膜的厚度为10nm以上300nm以下(例如约200nm)。附膜的厚度为300nm以上700nm以下(例如约500nm) Jn膜的厚度为500nm以上2000nm以下(例如约100nm)。
[0142]如图5A所示，准备对向基板70x。对向基板70x包含基体70及设置在基体70的上表面的金属膜75b。作为金属膜75b，例如设置着Ti膜/Pt膜/Ti膜/Ni膜/Sn膜的积层膜。
[0143]使金属膜75a与金属膜75b接触，配置加工体pb与对向基板70x。在该状态下加热，使金属膜75a及金属膜75b熔融而接合。加热的温度例如为220°C以上300 °C以下(例如约2800C )。加热的时间例如为3分钟以上10分钟以下(例如约5分钟)。由金属膜75a及金属膜75b，形成第5金属层75。
[0144]如图5B所示，将基板1x去除。例如，在基板1x为硅基板的情况下，去除使用研磨及干式蚀刻(例如RIE:Reactive 1n Etching(反应式离子蚀刻))等。例如，在基板1x为蓝宝石基板的情况下，去除使用LL0(Laser Lift Off，激光剥离)等。在实施方式中，也可将低杂质浓度膜11 ix去除。在该情况下，n型半导体膜I Inx的表面露出。
[0145]在η型半导体膜11nx的表面形成凹凸1dp。例如，利用使用酸的湿式处理，形成凹凸1dp0
[0146]如图5C所示，将积层膜sbf的一部分去除。去除例如使用RIE或湿式蚀刻等。从积层膜sbf获得第I积层体sbl及第2积层体sb2。而且，从积层膜sbf获得构造体sb3。也就是说，形成第I?第9半导体层11?19。第I导电层51的第5区域r5及第2导电层52的第7区域r7露出。
[0147]如图6A所示，将成为绝缘层81、第I绝缘层81a及绝缘层81 b的例如硅化合物膜(氧化娃膜、氮化娃膜或氮氧化娃膜)利用例如CVD(Chemical Vapor Deposit1n)形成。娃化合物膜的厚度例如为约400nm(例如10nm以上100nm以下)。
[0148]将该硅化合物膜的一部分去除。
[0149]如图6B所示，在利用去除而露出的区域，形成第4导电层54、第5导电层45及第3导电层43。例如，在第I半导体层11上，形成第5导电层45。在第2导电层52的第7区域r7上，形成第4导电层54。在第I导电层51的第5区域r5上，配置第3导电层43的第I区域rl。在第4半导体层14的一部分上，配置第3导电层43的第2区域r2。在构造体sb3上(绝缘层81b上)，配置第3导电层43的第3区域r3。
[0150]将晶片以特定的形状分断。例如，将成为多个半导体发光元件的积层体形成在一个晶片上，进行分断，由此获得多个半导体发光元件。也可将分断的切割道上的钝化膜(绝缘层81等)去除。由此，能够抑制钝化膜的裂痕，提高良率。
[0151]也可根据需要，进行将基体70(例如硅基板)的厚度缩小的处理。例如，利用研磨等处理使基体70的厚度例如为约150μπι左右(例如ΙΟΟμπι以上200μπι以下)。能够使热容量更小。
[0152]如图6C所示，在基体70的下表面，形成第6金属层76。由此，获得半导体发光元件IlOo
[0153]图7Α?图7D是例示第I实施方式的另一半导体发光元件的一部分的示意性立体图。
[0154]这些图将与图1B所示的部分AP对应的部分放大表示。而且，为了便于看清图，在图7Α及图7C中，例示了将第5导电层45去除后的状态。在这些图中，省略了绝缘层。
[0155]如图7Α及图7Β所示，在本实施方式的另一半导体发光元件111中，也在第I积层体sbl与第2积层体sb2之间，设置着构造体sb3。在这个例子中，在成为第I积层体sbl的半导体积层膜设置着凹部sbhl。半导体积层膜中的凹部sbhl与第2积层体sb2之间的部分成为构造体 sb30
[0156]如图7B所示，在凹部sbhl周围的一部分上设置着第5导电层45。而且，在凹部sbhl中，设置着第3导电层43的一端(第I区域rl)。在位于凹部sbhl与第4半导体层14之间的半导体积层膜(构造体sb3)上，设置着第3导电层43的第3区域r3。而且，第3导电层43的第2区域r2设置在第4半导体层14上。
[0157]在该情况下，构造体sb3也与第I积层体sbl连续。
[0158]如图7C及图7D所示，在本实施方式的另一半导体发光元件112中，也在第I积层体sbl与第2积层体sb2之间，设置着构造体sb3。在这个例子中，设置着岛状的构造体sb3。也就是说，在构造体sb3与第I积层体sbl之间设置着槽sbh2，构造体sb3与第I积层体sbl分断。
[0159]如图7D所示，在岛状的构造体sb3周围的槽sbh2的周围的一部分上设置着第5导电层45。而且，在槽sbh2中，设置着第3导电层43的一端(第I区域rI)。在位于槽sbh2与第4半导体层14之间的半导体积层膜(构造体sb3)上，设置着第3导电层43的第3区域r3。而且，第3导电层43的第2区域r2设置在第4半导体层14上。
[0160]在这个例子中，构造体sb3与第I积层体sbl分断，并不连续。
[0161]如此，在实施方式中，构造体sb3既可与第I积层体sbl连续，也可不连续。
[0162](第2实施方式)
[0163]图8是例示第2实施方式的半导体发光元件的示意性剖视图。
[0164]如图8所示，本实施方式的半导体发光元件120包含基体70、第I?第6半导体层11?16、第I导电层51、第2导电层52、第3导电层43及第I绝缘层81a。在本实施方式中，省略半导体发光元件110中的构造体sb3，使第2积层体sb2的一部分的厚度变薄，发挥构造体sb3的功能。
[0165]在该情况下，第I半导体层11也在第I方向Dl上与基体70相隔。第I半导体层11包含第I导电型的第I半导体膜lln。第2半导体层12设置在第I半导体层11与基体70之间，且为第2导电型。第3半导体层13设置在第I半导体层11与第2半导体层12之间。
[0166]第I导电层51与第2半导体层12电连接。
[0167]第4半导体层14在第I方向Dl上与基体70相隔，在第2方向D2(与第I方向Dl交叉的方向)上与第I半导体层11并排。第4半导体层包含第I导电型的第2半导体膜14η。第4半导体层14包含第I半导体区域srl及第2半导体区域sr2。第2半导体区域sr2设置在第I半导体区域srl的至少一部分与第I半导体层11的至少一部分之间。
[0168]第5半导体层15设置在第4半导体层14与基体70之间，且为第2导电型。第6半导体层16设置在第4半导体层14与第5半导体层15之间。第6半导体层16例如为发光层。
[0169]第2导电层52与第5半导体层15电连接。
[0170]第3导电层43与第4半导体层14电连接。具体来说，第3导电层43与第2半导体膜14η电连接。第3导电层43包含第I区域rl、第2区域r2及第3区域r3。第3区域r3设置在第I区域rl与第2区域r2之间。第I?第3区域rl?r3为第I?第3导电区域。
[0171]第I绝缘层81a的至少一部分设置在第3导电层43与第5半导体层15之间。
[0172]第I导电层51的第4区域r4设置在第2半导体层12与基体70之间。第I导电层51的第5区域r5设置在第3导电层43的第I区域rl与基体70之间。第5区域r5与第I区域rl电连接。
[0173]第4半导体层14的第I半导体区域srl设置在第3导电层43的第2区域r2与第2导电层52之间。第4半导体层14的第2半导体区域sr2设置在第3导电层43的第3区域r3与基体70之间。在这个例子中，第2导电层52设置在第4半导体层14的第I半导体区域srl与基体70之间，不设置在第4半导体层14的第2半导体区域sr2与基体70之间。
[0174]第2半导体区域sr2、第5半导体层15及第6半导体层16的合计厚度tt3(沿着第I方向Dl的长度)小于第2区域r2与第2导电层52之间的沿着第I方向Dl的距离t2。厚度tt3比第I半导体区域srl、第5半导体层15及第6半导体层16的合计厚度(例如，与距离t2对应)更薄。
[0175]也就是说，第2半导体区域sr2比第I半导体区域srl更薄。例如，在以基体70为基准时，第2半导体区域sr2的上表面的高度比第I半导体区域srl的上表面的高度更低。
[0176]第3导电层43从第I导电层51的第5区域r5上的区域经由第2半导体区域sr2上的区域，到达第I半导体区域srl上的区域。通过将较低的第2半导体区域sr2设置在中途，例如能抑制第3导电层43的断线等。电连接变得稳定。因此，考虑断线的设计的裕度扩大。例如，能够使多个LED之间的间隔变小，从而能够提高发光效率。进而，获得高可靠性。进而，良率提高，获得高生产性。
[0177]在半导体发光元件120中，优选为，第4半导体层14的侧面倾斜(锥状)。也就是说，第I半导体区域srI具有与第2方向D2交叉且相对于第I方向Dl倾斜的侧面sfOl。第2半导体区域sr2具有与第2方向D2交叉且相对于第I方向Dl倾斜的侧面sf02。由此，更确实地抑制断线等。
[0178]第I绝缘层81a在第3导电层43与第I半导体区域srl的侧面SfOl之间延伸。第I绝缘层81a在第3导电层43与第2半导体区域sr2的侧面sf02之间延伸。
[0179]在本实施方式中，优选为，所述厚度tt3为所述距离t2的1/5倍以上2/3倍以下。如果厚度tt3过薄，那么存在容易在第2半导体区域sr2与第I半导体区域srl之间产生第3导电层43的断线的情况。如果厚度tt3过厚，那么存在容易在第I导电层51与第2半导体区域sr2之间产生第3导电层43的断线的情况。
[0180]在半导体发光元件120中，除所述以外，能够设为与半导体发光元件110相同，所以省略说明。
[0181]图9是例示第2实施方式的另一半导体发光元件的示意性剖视图。
[0182]如图9所示，在本实施方式的另一半导体发光元件121中，第2导电层52的一部分设置在第4半导体层14的第2半导体区域sr2的一部分(至少一部分)与基体70之间。除此以外，与半导体发光元件120相同，所以省略说明。
[0183]在半导体发光元件121中，例如也可抑制第3导电层43的断线等，从而使电连接变得稳定。考虑断线的设计的裕度扩大，能够提尚发光效率。进而，获得尚可靠性。进而，良率提尚，获得尚生广性。
[0184](第3实施方式)
[0185]图10是例示第3实施方式的半导体发光元件的示意性剖视图。
[0186]如图10所示，在本实施方式的另一半导体发光元件130中，设置着构造体sb3，在第4半导体层14设置着第I半导体区域srl及第2半导体区域sr2。在第3导电层43的第3区域r3与基体70之间，设置着构造体sb3及第2半导体区域sr2。在第I半导体区域srl的至少一部分与构造体sb3的至少一部分之间，配置第2半导体区域sr2的至少一部分。如此，也可设置第I实施方式的构造体sb3与第2实施方式的第2半导体区域sr2这两者。在该情况下，也能够抑制第3导电层43的断线等，从而使电连接变得稳定。考虑断线的设计的裕度扩大，能够提高发光效率。进而，获得尚可靠性。进而，良率提尚，获得尚生广性。
[0187]在将多个LED串联连接的构成中，在将蓝宝石等绝缘性的生长基板上的多个LED串联连接的参考例中，由于热电阻高，所以存在散热性的问题。在实施方式中，将生长用基板去除，热容量小。通过使用导电性的基体70，热电阻低。通过使用构造体sb3及第2半导体区域sr2的至少任一个，能够抑制断线。通过将多个元件利用多条配线连接，能够缩小由配线遮蔽的区域。
[0188]根据所述实施方式，可提供能够提高效率的半导体发光元件。
[0189]此外，在本说明书中，所谓“氮化物半导体”，包含在BxInyAlzGaimNW <x< 1,0< y < UO < z < l、x+y+z < I)的化学式中使组成比x、y及z在各自的范围内变化所得的所有组成的半导体。另外，进而，在所述化学式中也还包含N(氮)以外的V族元素的半导体、还包含为了控制导电型等各种物性而添加的各种元素的半导体及还包含意外所含的各种元素的半导体，也包含在“氮化物半导体”中。
[0190]此外，在本申请的说明书中，“垂直”及“平行”并不仅仅是严格的垂直及严格的平行，例如包含制造步骤中的偏差等，只要实质上垂直及实质上平行即可。
[0191]以上，一边参照具体例，一边对本发明的实施方式进行了说明。然而，本发明并不限定于这些具体例。例如，关于半导体发光元件中所包含的半导体层、导电层、金属层及绝缘层等各要素的具体构成，只要能够通过由业者从公知的范围适当选择，以此来同样地实施本发明并获得相同的效果，便包含在本发明的范围中。
[0192]另外，将各具体例的任意两个以上的要素在技术上能够实现的范围内组合而成的构成，只要包含本发明的主旨，便也包含在本发明的范围中。
[0193]另外，业者能够以作为本发明的实施方式在上文中叙述的半导体发光元件为基础而适当设计变更并加以实施所得的所有半导体发光元件，只要包含本发明的主旨，便也属于本发明的范围。
[0194]另外，在本发明的思想范畴中，只要为业者，便可想到各种变更例及修正例，且应当了解这些变更例及修正例也属于本发明的范围。
[0195]对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，能够在不脱离发明主旨的范围内，进行各种省略、替换、变更。这些实施方式及其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围中。
[0196][符号的说明]
[0197]1dp^lOdpa凹凸
[0198]1e第I面
[0199]1ea第3面
[0200]1f第2面
[0201]1fa第 4面
[0202]1x基板
[0203]11?19第I?第9半导体层
[0204]Ili低杂质浓度区域
[0205]Ilix低杂质浓度膜
[0206]Iln第I半导体膜
[0207]Ilnxη型半导体膜
[0208]12χ半导体膜
[0209]13Β障壁层
[0210]13W阱层
[0211]13χ半导体膜
[0212]14i低杂质浓度区域
[0213]14η第2半导体膜
[0214]16Β障壁层
[0215]16W阱层
[0216]43第3导电层
[0217]45第5导电层
[0218]46第6导电层
[0219]51第I导电层
[0220]51a第I金属层
[0221]51b第2金属层
[0222]51bp第 I 部分
[0223]51bq第 2 部分
[0224]52第2导电层
[0225]52a第3金属层
[0226]52b第4金属层
[0227]52bp第 3 部分
[0228]52bq第 4 部分
[0229]54第4导电层
[0230]70基体
[0231]70x对向基板
[0232]75第5金属层
[0233]75a金属膜
[0234]75b金属膜
[0235]76第6金属层
[0236]81,81b绝缘层
[0237]81a第I绝缘层
[0238]82第2绝缘层
[0239]110?112、120、121半导体发光元件
[0240]AA箭头[0241 ]AP部分
[0242]Dl第I方向
[0243]D2第2方向
[0244]dl ?d3距离
[0245]pb加工体
[0246]rl?r7第I?第7区域
[0247]sbl、sb2第 1、第 2 积层体
[0248]sb3构造体
[0249]sbf积层膜
[0250]sbh孔
[0251]sbhl凹部
[0252]sbh2槽
[0253]sfOl、sf 02侧面
[0254]Sfl、sf2、sf3侧面
[0255]srl、sr2第1、第2半导体区域
[0256]tl、t2距离
[0257]t3、tt3厚度
[0258]tsl、ts2最短距离
[0259]w43、w45、w46宽度
【主权项】
1.一种半导体发光元件，其特征在于具备: 基体； 第I半导体层，在第I方向上与所述基体相隔且包含第I导电型的第I半导体膜； 第2导电型的第2半导体层，设置在所述第I半导体层与所述基体之间； 第3半导体层，设置在所述第I半导体层与所述第2半导体层之间； 第I导电层，与所述第2半导体层电连接； 第4半导体层，在所述第I方向上与所述基体相隔，在与所述第I方向交叉的第2方向上与所述第I半导体层并排，且包含所述第I导电型的第2半导体膜； 所述第2导电型的第5半导体层，设置在所述第4半导体层与所述基体之间； 第6半导体层，设置在所述第4半导体层与所述第5半导体层之间； 第2导电层，与所述第5半导体层电连接； 构造体，在所述第I方向上与所述基体相隔，且所述构造体的至少一部分设置在所述第I半导体层与所述第4半导体层之间； 第3导电层，与所述第4半导体层电连接，且包含第I区域、第2区域及所述第I区域与所述第2区域之间的第3区域;以及 第I绝缘层，所述第I绝缘层的至少一部分设置在所述第3导电层与所述第5半导体层之间；且 所述第I导电层的第4区域设置在所述第2半导体层与所述基体之间， 所述第I导电层的第5区域设置在所述第I区域与所述基体之间，所述第5区域与所述第I区域电连接， 所述第4半导体层的一部分设置在所述第2区域与所述第2导电层之间， 所述构造体设置在所述第3区域与所述基体之间， 所述构造体的沿着所述第I方向的厚度小于所述第2区域与所述第2导电层之间的沿着所述第I方向的距离。2.根据权利要求1所述的半导体发光元件，其特征在于:包含所述第4半导体层、所述第6半导体层及所述第5半导体层的积层体具有与所述第2方向交叉且相对于所述第I方向倾斜的侧面。3.根据权利要求2所述的半导体发光元件，其特征在于:所述第I绝缘层在所述第3导电层与所述侧面之间延伸。4.根据权利要求1所述的半导体发光元件，其特征在于:所述构造体的与所述第2方向交叉的侧面相对于所述第I方向倾斜。5.根据权利要求1所述的半导体发光元件，其特征在于:所述厚度为所述距离的1/5倍以上2/3倍以下。6.根据权利要求1所述的半导体发光元件，其特征在于:所述构造体包含: 所述第I导电型的第7半导体层； 所述第2导电型的第8半导体层，设置在所述第7半导体层与所述基体之间；以及 第9半导体层，设置在所述第7半导体层与所述第8半导体层之间。7.一种半导体发光元件，其特征在于具备: 基体； 第I半导体层，在第I方向上与所述基体相隔且包含第I导电型的第I半导体膜； 第2导电型的第2半导体层，设置在所述第I半导体层与所述基体之间； 第3半导体层，设置在所述第I半导体层与所述第2半导体层之间； 第I导电层，与所述第2半导体层电连接； 第4半导体层，在所述第I方向上与所述基体相隔，在与所述第I方向交叉的第2方向上与所述第I半导体层并排，包含所述第I导电型的第2半导体膜，且包含第I半导体区域与第2半导体区域，所述第2半导体区域设置在所述第I半导体区域的至少一部分与所述第I半导体层的至少一部分之间； 所述第2导电型的第5半导体层，设置在所述第4半导体层与所述基体之间； 第6半导体层，设置在所述第4半导体层与所述第5半导体层之间； 第2导电层，与所述第5半导体层电连接； 第3导电层，与所述第4半导体层电连接，且包含第I区域、第2区域及所述第I区域与所述第2区域之间的第3区域;以及 第I绝缘层，所述第I绝缘层的至少一部分设置在所述第3导电层与所述第5半导体层之间；且 所述第I导电层的第4区域设置在所述第2半导体层与所述基体之间， 所述第I导电层的第5区域设置在所述第I区域与所述基体之间，所述第5区域与所述第I区域电连接， 所述第I半导体区域设置在所述第2区域与所述第2导电层之间， 所述第2半导体区域设置在所述第3区域与所述基体之间， 所述第2半导体区域、所述第5半导体层及所述第6半导体层的合计厚度小于所述第2区域与所述第2导电层之间的沿着所述第I方向的距离。8.根据权利要求7所述的半导体发光元件，其特征在于:所述第I半导体区域具有与所述第2方向交叉且相对于所述第I方向倾斜的侧面。9.根据权利要求8所述的半导体发光元件，其特征在于:所述第I绝缘层在所述第3导电层与所述第I半导体区域的所述侧面之间延伸。10.根据权利要求7所述的半导体发光元件，其特征在于:所述第2半导体区域具有与所述第2方向交叉且相对于所述第I方向倾斜的侧面。11.根据权利要求10所述的半导体发光元件，其特征在于:所述第I绝缘层在所述第3半导体层与所述第2半导体区域的所述侧面之间延伸。12.根据权利要求7所述的半导体发光元件，其特征在于:所述厚度为所述距离的1/5倍以上2/3倍以下。13.根据权利要求1至12中任一项所述的半导体发光元件，其特征在于:所述第I导电层包含第I金属层及第2金属层， 所述第I金属层设置在所述第2半导体层与所述基体之间， 所述第2金属层的第I部分设置在所述第I金属层与所述基体之间， 所述第2金属层的第2部分设置在所述第I区域与所述基体之间。14.根据权利要求1至12中任一项所述的半导体发光元件，其特征在于:所述第2导电层包含第3金属层及第4金属层， 所述第3金属层设置在所述第5半导体层与所述基体之间， 所述第4金属层的第3部分设置在所述第3金属层与所述基体之间。15.根据权利要求14所述的半导体发光元件，其特征在于:还具备第4导电层， 在所述第4导电层与所述基体之间，配置着所述第4金属层的第4部分， 所述第4导电层与所述第4部分电连接。16.根据权利要求1至12中任一项所述的半导体发光元件，其特征在于:还具备第5导电层， 在所述第5导电层与所述基体之间配置着所述第I半导体层， 所述第5导电层与所述第I半导体膜电连接。17.根据权利要求1至12中任一项所述的半导体发光元件，其特征在于:还具备第2绝缘层，所述第2绝缘层设置在所述第I导电层与所述基体之间以及所述第2导电层与所述基体之间。18.根据权利要求17所述的半导体发光元件，其特征在于:所述基体为导电性。19.根据权利要求17所述的半导体发光元件，其特征在于:还具备第4金属层，所述第4金属层设置在所述第2绝缘层与所述基体之间。20.根据权利要求17所述的半导体发光元件，其特征在于:还具备第6金属层，在所述第2绝缘层与所述第6金属层之间配置着所述基体。
【文档编号】H01L33/02GK105990476SQ201610016212
【公开日】2016年10月5日
【申请日】2016年1月11日
【发明人】加贺广持, 岡俊行, 泽野正和, 宫部主之
【申请人】株式会社东芝