一种栅极驱动电路的制作方法

本实用新型属于电子技术领域，尤其涉及一种栅极驱动电路。

背景技术：

传统的栅极驱动电路一般采用如图1所示的变频器架构，由上方的PMOS管MP1′和下方的NMOS管MN1′构成。在该电路中，MP1′和MN1′均必须耐压VPP-VNN的电压差范围。也就是说，如果电源VPP与地VNN之间的电压差是10V，则选用的器件MP1′和MN1′也必须选择耐压10V的器件。然而，众所周知耐压越高的器件，面积越大，成本越高，在价格竞争越发激烈，制程的选择越来越少的环境下，利用低压器件来完成相对高压制程的电路设计，是目前集成电路设计的一个趋势。

技术实现要素：

针对上述现有技术的不足，本实用新型提供一种改进的栅极驱动电路，其能够利用低压器件来完成相对高压制程的栅极驱动。

为了实现上述目的，本实用新型采用如下技术方案：

一种栅极驱动电路，包括：

一反相器，其输入端连接一信号输入端；

一第一PMOS管，其栅极连接所述反相器的输入端，源极和基极连接一正电压端；

一第二PMOS管，其栅极连接所述反相器的输出端，源极和基极连接所述正电压端；

一第三PMOS管，其栅极连接所述反相器的输入端，源极和基极连接所述正电压端；

一电压峰值控制模块，其第一电流输入端连接所述第一PMOS管的漏极，第二电流输入端连接所述第二PMOS管的漏极，第三电流输入端连接所述第三PMOS管的漏极，第一电压输入端连接一第一调控电压端，第二电压输入端连接一第二调控电压端；

一第一电流镜，其电流输入端连接所述电压峰值控制模块的第一输出端，电流输出端连接所述电压峰值控制模块的第三输出端，电压输入端连接一负电压端；

一第二电流镜，其电流输入端连接所述电压峰值控制模块的第二输出端，电流输出端连接所述电压峰值控制模块的第三输出端，电压输入端连接所述负电压端；以及

一第九NMOS管，其栅极连接所述电压峰值控制模块的第三输出端，源极和背栅连接所述负电压端，漏极连接所述电压峰值控制模块的第四输出端以及一信号输出端。

进一步地，该电路还包括：一电容，其连接在所述反相器的输入端与所述第一PMOS管的栅极之间；以及一电阻，其连接在所述第一PMOS管的栅极与所述正电压端之间。

进一步地，所述电压峰值控制模块包括：

一小电流产生模块，其第一输出端连接所述电压峰值控制模块的第一电流输入端，第三输出端连接所述电压峰值控制模块的第二电流输入端，第四输出端连接所述电压峰值控制模块的第三电流输入端；

一第四PMOS管，其栅极连接所述电压峰值控制模块的第一电压输入端，源极和基极连接所述电压峰值控制模块的第一电流输入端；

一第五PMOS管，其栅极连接所述电压峰值控制模块的第一电压输入端，源极和基极连接所述小电流产生模块的第二输出端；

一第六PMOS管，其栅极连接所述电压峰值控制模块的第一电压输入端，源极和基极连接所述电压峰值控制模块的第二电流输入端；

一第六PMOS管，其栅极连接所述电压峰值控制模块的第一电压输入端，源极和基极连接所述电压峰值控制模块的第三电流输入端；

一第七PMOS管，其栅极连接所述电压峰值控制模块的第一电压输入端，源极和基极连接所述电压峰值控制模块的第四电流输入端；

一第一NMOS管，其栅极连接所述电压峰值控制模块的第二电压输入端，源极和基极连接所述电压峰值控制模块的第一输出端，漏极连接所述第四PMOS管的漏极；

一第二NMOS管，其栅极连接所述电压峰值控制模块的第二电压输入端，源极和基极连接所述电压峰值控制模块的第二输出端，漏极连接所述第五PMOS管的漏极；

一第三NMOS管，其栅极连接所述电压峰值控制模块的第二电压输入端，源极和基极连接所述电压峰值控制模块的第三输出端，漏极连接所述第六PMOS管的漏极；以及

一第四NMOS管，其栅极连接所述电压峰值控制模块的第二电压输入端，源极和基极连接所述电压峰值控制模块的第四输出端，漏极连接所述第七PMOS管的漏极。

进一步地，所述小电流产生模块包括：

一第十PMOS管，其源极和基极连接所述正电压端，漏极连接一电流端；

第十一PMOS管，其源极和基极连接所述正电压端，漏极连接所述小电流产生模块的第一输出端，栅极连接所述第十PMOS管的栅极；

第十二PMOS管，其源极和基极连接所述正电压端，漏极连接所述小电流产生模块的第二输出端，栅极连接所述第十PMOS管的栅极；

第十三PMOS管，其源极和基极连接所述正电压端，漏极连接所述小电流产生模块的第三输出端，栅极连接所述第十PMOS管的栅极；以及

第十四PMOS管，其源极和基极连接所述正电压端，漏极连接所述小电流产生模块的第四输出端，栅极连接所述第十PMOS管的栅极。

进一步地，所述第一电流镜包括：

一第五NMOS管，其漏极和栅极连接所述第一电流镜的电流输入端，源极和基极连接所述第一电流镜的电压输入端；以及

一第六NMOS管，其漏极连接所述第一电流镜的电流输出端，栅极连接所述第一电流镜的电流输入端，源极和基极连接所述第一电流镜的电压输入端。

进一步地，所述第二电流镜包括：

一第七NMOS管，其漏极和栅极连接所述第二电流镜的电流输入端，源极和基极连接所述第二电流镜的电压输入端；以及

一第八NMOS管，其漏极连接所述第二电流镜的电流输出端，栅极连接所述第二电流镜的电流输入端，源极和基极连接所述第二电流镜的电压输入端。

本实用新型具有如下有益效果：通过电压峰值控制模块可以控制电路中所有MOS管的漏源电压的最大值均不会超过崩溃电压，因此，即使正电压端与负电压端之间的压差较大，本实用新型的电路中MOS管均可以采用耐低压器件实现，也就是说，本实用新型能够利用低压器件来完成相对高压制程的电路设计，减小了面积，节省了成本，同时，较小的器件，寄生电容阻也较小，容易驱动，速度较快。

附图说明

图1为现有技术的栅极驱动电路的电路原理图；

图2为本实用新型的栅极驱动电路的电路原理图；

图3为本实用新型中小电流产生模块的电路原理图。

具体实施方式

为使进一步深入了解本实用新型的技术手段与特征，谨配合附图再予举例进一步具体说明于后：

本实用新型的栅极驱动电路如图1所示，包括反相器IVN、电容C1、电阻R1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、电压峰值控制模块1、第一电流镜2、第二电流镜3和第九NMOS管MN9。其中，反相器INV的输入端连接一信号输入端，接收入一输入信号IN；电容C1连接在反相器INV的输入端与第一PMOS管PM1的栅极之间；电阻R1连接在第一PMOS管MP1的栅极与正电压端VPP之间；第一PMOS管MP1的源极和基极连接正电压端VPP；第二PMOS管MP2的栅极连接反相器INV的输出端，源极和基极连接正电压端VPP；第三PMOS管MP3的栅极连接反相器INV的输入端，源极和基极连接正电压端VPP；电压峰值控制模块1的第一电流输入端连接第一PMOS管MP1的漏极，第二电流输入端连接第二PMOS管MP2的漏极，第三电流输入端连接第三PMOS管MP3的漏极，第一电压输入端连接一第一调控电压端，以接收一调控电压VA，第二电压输入端连接一第二调控电压端，以接收一调控电压VB；第一电流镜2的电流输入端连接电压峰值控制模块1的第一输出端，电流输出端连接电压峰值控制模块1的第三输出端，电压输入端连接一负电压端VNN；第二电流镜2的电流输入端连接电压峰值控制模块1的第二输出端，电流输出端连接电压峰值控制模块1的第三输出端，电压输入端连接负电压端VNN；第九NMOS管MN9的栅极连接电压峰值控制模块1的第三输出端，源极和背栅连接负电压端VNN，漏极连接电压峰值控制模块1的第四输出端以及一信号输出端，以输出一信号OUT。

在本实施例中，R1、C1和MP1组成瞬间电流产生模块，其功能是加速电信号的传递，节省工作切换时所消耗的电流。具体来说，当IN信号从高到低时，电容C1的负端会被瞬间拉低，于是MP1处于全开状态，即可供应电流，MP1的栅极端因为通过拉高电阻R接至VPP，所以MP1的栅极端最后会被拉至VPP，从而使得MP1关闭，其中MP1的栅极端被拉到VPP的时间可通过R、C的值进行调节。换句话说，当IN信号从高到低时，MP1会被瞬间打开，但经过短暂的时间又会关闭，所以MP1只会产生瞬间的电流，之后取而代之的是通过后面的小电流产生模块供电。

上述电压峰值控制模块的功能是通过调节VA、VB的电压，使整个驱动电路中的MOS管耐压均不超过电压崩溃点，在图2所示的实施例中，其包括小电流产生模块、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3以及第四NMOS管MN4。其中，小电流产生模块的第一输出端连接电压峰值控制模块1的第一电流输入端，第三输出端连接电压峰值控制模块1的第二电流输入端，第四输出端连接电压峰值控制模块1的第三电流输入端。第四PMOS管MP4的栅极连接电压峰值控制模块1的第一电压输入端，源极和基极连接电压峰值控制模块1的第一电流输入端；第五PMOS管MP5的栅极连接电压峰值控制模块1的第一电压输入端，源极和基极连接小电流产生模块的第二输出端；第六PMOS管MP6的栅极连接电压峰值控制模块1的第一电压输入端，源极和基极连接电压峰值控制模块1的第二电流输入端；第七PMOS管MP7的栅极连接电压峰值控制模块1的第一电压输入端，源极和基极连接电压峰值控制模块1的第四电流输入端；第一NMOS管MN1的栅极连接电压峰值控制模块1的第二电压输入端，源极和基极连接电压峰值控制模块1的第一输出端，漏极连接第四PMOS管MP4的漏极；第二NMOS管MN2的栅极连接电压峰值控制模块1的第二电压输入端，源极和基极连接电压峰值控制模块1的第二输出端，漏极连接第五PMOS管MP5的漏极；第三NMOS管MN3的栅极连接电压峰值控制模块1的第二电压输入端，源极和基极连接电压峰值控制模块1的第三输出端，漏极连接第六PMOS管MP6的漏极；第四NMOS管MP4的栅极连接电压峰值控制模块1的第二电压输入端，源极和基极连接电压峰值控制模块1的第四输出端，漏极连接第七PMOS管MP7的漏极。

其中，电压峰值控制模块1的工作原理如下：通过VA可以分别使MP4、MP5、MP6和MP7的源/基极电压最低固定在VA+VTH(VTH指对应MOS管的开启电压)，从而避免MP1、MP2、MP3的Vds达到太大的压差以至于超过其崩溃电压。通过VB可以分别使MN1、MN2、MN3和MN4的源/基极电压最高固定在VB-VTH(VTH指对应MOS管的开启电压)，从而避免MN5、MN6、MN7、MN8、MN9的Vds达到太大的压差以至于超过其崩溃电压，而且，OUT最高电位即为VB-VTH，通过控制该电压的最大值，可便于选择OUT所驱动的MOS管的规格。其中，VA、VB的值根据下面的四个条件设定，以确保全体MOS管均不会超过崩溃电压：

(1)MP1的Vds最大为VPP-(VA+VTH)；

(2)MP4的Vds最大为VPP-(VB-VTH_MN1+Vds_MN1)或(VA+VTH)-Vds_MN1-VTH_MN5-VNN；

(3)MN1的Vds最大为VPP-Vds_MP4-(VB-VTH_MN1)或VA+VTH_MP4-Vds_MP4-VTH_MN5-VNN；

(4)MN5的Vds最大为VB-VTH_MN1-VNN。

上述小电流产生模块如图3所示，包括：第十、十一、十二、十三和十四PMOS管MP10、MP11、MP12、MP13、MP14。其中，第十PMOS管MP10的源极和基极连接正电压端VPP，漏极连接一电流端，以接收一电流输入信号Iin；第十一PMOS管MP11的源极和基极连接正电压端VPP，漏极连接小电流产生模块的第一输出端，栅极连接第十PMOS管MP10的栅极；第十二PMOS管MP12的源极和基极连接正电压端VPP，漏极连接小电流产生模块的第二输出端，栅极连接第十PMOS管MP10的栅极；第十三PMOS管MP13的源极和基极连接正电压端VPP，漏极连接小电流产生模块的第三输出端，栅极连接第十PMOS管MP10的栅极；第十四PMOS管MP14的源极和基极连接正电压端VPP，漏极连接小电流产生模块的第四输出端，栅极连接第十PMOS管MP10的栅极。本实施例中的小电流产生模块实质是一个提供固定小电流的电流镜电路，其功能是用最少的电流使整个驱动电路能够正常工作。当驱动电路一直在工作时，其每个MOS管的端点电压都控制在预期的固定范围，这样可以掌握整个驱动电路中是否有MOS管超过崩溃电压使用，并且使整个驱动电路在小电流下维持操作，等IN信号转换时，驱动电路可以立即反应，而无需先关闭，再重新启动。

再次参阅图2，前述第一电流镜2由第五和第六NMOS管MN5、MN6构成，其中，第五NMOS管MN5的漏极和栅极连接第一电流镜2的电流输入端，源极和基极连接第一电流镜2的电压输入端；第六NMOS管MN6的漏极连接第一电流镜2的电流输出端，栅极连接第一电流镜2的电流输入端，源极和基极连接第一电流镜2的电压输入端。第二电流镜3由第七和第八NMOS管MN7、MN8构成，其中，第七NMOS管MN7的漏极和栅极连接第二电流镜3的电流输入端，源极和基极连接第二电流镜3的电压输入端；第八NMOS管MN8的漏极连接第二电流镜3的电流输出端，栅极连接第二电流镜3的电流输入端，源极和基极连接第二电流镜的电压输入端。

本实用新型的工作原理如下：当IN信号为高时，MP1关闭，MP3关闭，MP2打开且其电流远大于MN8的电流，此时MN9的栅极电压为高，则OUT信号为低；当IN信号为低时，MP2关闭，MN8可以将MN9的栅极电压拉低，导致MN9关闭，则此时由于MP3打开，所以OUT信号为高，从而实现对后续电路的驱动。其中，本实用新型通过电压峰值控制模块可以控制电路中所有MOS管的漏源电压的最大值不会超过崩溃电压，因此，即使正电压端VPP与负电压端VNN之间的压差较大，本电路中所有MOS管均可以采用耐低压器件实现。

以上所述的，仅为本实用新型的较佳实施例，并非用以限定本实用新型的范围，本实用新型的上述实施例还可以做出各种变化。即凡是依据本实用新型申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本实用新型专利的权利要求保护范围。本实用新型未详尽描述的均为常规技术内容。