技术特征：
技术总结
本发明属于电路技术领域，公开了一种新型的小面积时钟独立SRPG电路系统，采用原本用作正常工作模式下的一级锁存器IV2a与IV2b作为休眠模式下的数据状态保持电路，取消以往普通的时钟独立SRPG单元电路中用作状态保持电路IV3a与IV3b。本发明更节省了电路面积；且因为VDD断电后，原先的数据状态直接被IV2a与IV2b锁存，当VDD恢复上电后，数据无需通过以往电路中的IV4而传输到Db，相比以往的普通的时钟独立SRPG电路单元，具有更小的电路面积，其状态恢复的响应速度更快。
技术研发人员：张建杰
受保护的技术使用者：苏州无离信息技术有限公司
技术研发日：2017.04.27
技术公布日：2017.09.01