专利名称：互补金属氧化物半导体图像传感器的制作方法
技术领域：
本发明主要涉及互补金属氧化物半导体(CMOS)图像传感器，更具体地涉及一种CMOS图像传感器，其利用多边形单位像素，或者各具有宽长比为1∶2的矩形单位像素，从而在保持灵敏度的同时使分辨率加倍。
背景技术：
近来，数码相机或者相机电话已快速得到研发并商业化。这种数码相机或者相机电话利用半导体传感器感测光。互补金属氧化物半导体(CMOS)图像传感器或者电荷耦合器件(CCD)传感器作为半导体传感器现已广泛应用。
CMOS图像传感器为一种利用CMOS制造技术将光学图像转换为电子信号的器件。在CMOS图像传感器中，形成与像素数量相对应的金属氧化物(MOS)晶体管，并采用利用MOS晶体管顺序检测输出的切换设计方案。与现已广泛用作图像传感器的CCD图像传感器相比较，CMOS图像传感器具有的优点在于驱动方法简便，可执行多种扫描方案，信号处理电路可集成为单个芯片以使产品小型化，利用兼容的CMOS技术以降低制造成本，并且可显著降低功耗。
图1为具有规则四边形的单位像素的CMOS图像传感器的示意图。如图1所示，在像素阵列110周围，用于指定行地址的行解码器130设置在像素阵列110的任意一侧，与像素的数据输出相连接并用于指定像素的列地址的列解码器150设置为垂直于行解码器130。
具体地说，执行从图像传感器中提取数据的处理从而行解码器130选择第一行，并且列解码器150从该第一行中提取各自像素的数据并然后放大各自像素的数据。另外，行解码器130选择第二行，并且列解码器150从该第二行中提取各自像素的数据并然后放大各自像素的数据。通过该方法，将提取所有像素的数据。
不同类型的像素用作CMOS图像传感器的像素。作为代表性的商业化像素类型，有由三个基本晶体管和一个光电二极管构成的3晶体管(3-T)型像素和由四个基本晶体管和一个光电二极管构成的4-T型像素。
图2为CMOS图像传感器中现有的3-T型单位像素的电路图。
参照图2，CMOS图像传感器的3-T型像素包括用于将光子转换为电子的单个光电二极管PD和三个NMOS晶体管。该三个NMOS晶体管为用于使光电二极管PD的电位复位的复位晶体管Rx、用于根据浮置扩散(FD)电极电压的变化而改变流经源跟随器电路的电流的驱动晶体管Dx以及用于选择像素阵列的行地址的选择晶体管Sel，其中源跟随器电路由驱动晶体管Dx、选择晶体管Sel和直流(DC)门组成。
这里，DC门表示负载晶体管，其中将恒定电压施加在该晶体管的门上并且该晶体管允许恒定电流流经该门，Vcc表示驱动电压，Vss表示接地电压以及输出表示单位像素的输出电压。
即，CMOS图像传感器的单位像素包括光电二极管、用于复位光电二极管PD的晶体管和三个源跟随器电路。如果通过复位晶体管Rx将光电二极管PD复位为电压Vcc，并且将光照射至复位光电二极管PD，则在光电二极管PD的结区域中形成电子和空穴。空穴扩散至硅衬底，并且电子在结区域中聚集。如果通过聚集的电荷使源跟随器电路的驱动晶体管Dx导通并且选择所述选择晶体管Sel，则根据FD电极的电压改变而产生单位像素的输出电压，从而相应的像素信息将以模拟信息的形式输出。
然而，如果规则四边形的单位像素以如图1所示的方式排列，则存在的问题在于，随着集成度增加以提高分辨率，单位像素的排列长度将增加，从而寄生电阻和寄生电容将增加，并因此控制信号的延迟将增加，从而降低灵敏度。
因此，采用相同的规则四边形单位像素，利用蜂窝形图像传感器作为设计方案以在保持灵敏度的同时提高分辨率。
如果利用蜂窝形图像传感器，在水平线和垂直线交叉的位置处形成实际上不存在图象数据的部分。将用于该位置的数据进行插值并且将虚拟图象数据插入在该位置，从而在不增加读取图像数据的线数量的情况下可使分辨率加倍。
图3为利用传统的蜂窝形图像传感器执行插值的示意图。图3示出了偶数列中的规则四边形像素排列偏移于奇数列中的规则四边形像素1/2宽距(pitch)从而形成蜂窝形状。
然而，如果规则四边形像素以偏移1/2宽距排列，则可能出现水平分辨率不同于垂直分辨率的问题。具体地说，水平分辨率为垂直分辨率的两倍。
发明内容
技术问题因此，本发明主要解决现有技术中出现的以上问题，并且本发明的目的在于提供一种CMOS图像传感器，其能在保持灵敏度的同时使分辨率加倍。
技术方案根据实现以上目的的本发明的一方面，提供一种CMOS图像传感器，该CMOS图像传感器包括二维像素阵列，其包括各具有宽长比为1∶2的矩形单位像素，设置于该像素阵列的一侧以指定行地址的行解码器，以及列解码器，其设置于该像素阵列的另一侧以垂直于该行解码器，并用于从由行解码器所选择的行中提取各自像素的数据，同时放大所提取的数据并生成包括像素值的图像数据。
根据本发明的另一方面，提供一种CMOS图像传感器，该CMOS图像传感器包括二维像素阵列，其包括各具有宽长比为1∶2的矩形单位像素并且各矩形单位像素以45度的角度设置，设置于该像素阵列的一侧以指定行地址的行解码器，以及沿着以45度角度旋转的该像素阵列的侧边设置的列解码器，该列解码器从由行解码器所选择的行中提取各自像素的数据，同时放大所提取的数据并生成包括像素值的图像数据。
根据本发明的再一方面，提供一种图像处理设备，该图像处理设备包括CMOS图像传感器，其包括各具有宽长比为1∶2的矩形单位像素，该CMOS图像传感器拍摄图像并生成包括像素值的图像数据，图像处理单元，其用于接收来自该CMOS图像传感器的图像数据、插值像素、基于所插值的像素对各自像素交叉的点插值数据，并生成修改的图像数据，显示单元，其用于接收来自图像处理单元的修改的图像数据并在屏幕上显示所修改的图像数据，以及控制单元，其用于控制CMOS图像传感器、图像处理单元和显示单元。
根据本发明的另一方面，提供一种CMOS图像传感器，该图像传感器包括二维像素阵列，其包括各具有多边形的单位像素，设置于该像素阵列的一侧以指定行地址的行解码器，以及列解码器，其设置于该像素阵列的另一侧以垂直于行解码器并用于从由行解码器所选择的行中提取各自像素的数据、放大所提取的数据并生成包括像素值的图像数据。优选地，该多边形具有钻石形状。
根据本发明的再一方面，提供一种图像处理设备，该图像处理设备包括CMOS图像传感器，其包括钻石形状的单位像素，该CMOS图像传感器拍摄图像并生成包括像素值的图像数据，图像处理单元，其用于接收来自CMOS图像传感器的图像数据、插值像素、基于所插值的像素为各自像素交叉的点插值数据，显示单元，其用于接收来自图像处理单元修改的图像数据并在屏幕上显示所修改的图像数据，以及控制单元，其用于控制CMOS图像传感器、图像处理单元和显示单元。
有益效果与具有规则四边形单位像素的图像传感器相比，根据本发明的CMOS图像传感器的优点在于其能容易地执行插值，因此该CMOS图像传感器具有为实际像素数量两倍的有效像素，从而在保持灵敏度的同时使分辨率加倍。
图1为一种具有规则四边形单位像素的CMOS图像传感器的示意图；图2为CMOS图像传感器中现有的3-T型单位像素的电路图；图3为利用传统的蜂窝形图像传感器执行插值的示意图；图4为根据本发明实施方式的一种具有矩形单位像素的图像传感器示意图；图5为根据本发明包括具有矩形单位像素的图像传感器的图像处理设备的方框图；图6为利用包括各具有宽长比为1∶2的矩形单位像素的CMOS图像传感器的图像处理设备执行图像数据的插值示例的示意图；图7为CMOS图像传感器的示意图，其中各具有宽长比为1∶2的矩形单位像素以45度的角度旋转；图8为根据本发明实施方式的钻石形单位像素的示意图；
图9为一种利用包括具有规则四边形单位像素的CMOS图像传感器的图像处理设备插值图像数据的方法示意图；图10为利用包括具有钻石形单位像素的CMOS图像传感器的图像处理设备插值图像数据的方法示意图；以及图11为具有钻石形单位像素的CMOS图像传感器的示意图，其中以R、G和B拜耳图案(Bayer pattern)的形式排列单位像素。
具体实施例方式
以下将参照附图详细描述本发明的实施方式。
图4为根据本发明实施方式的一种具有矩形单位像素的图像传感器的示意图。
如图4所示，本发明的图像传感器具有矩形单位像素，各单位像素具有1∶2的宽长比。因此，本发明的图像传感器可沿水平方向和垂直方向保持相同的分辨率。
图5为根据本发明包括具有矩形单位像素的图像传感器的图像处理设备的方框图。参照图5，该图像处理设备包括CMOS图像传感器510、图像处理单元520、显示单位530和控制单元540。具体地说，构造CMOS图像传感器510从而各具有宽长比为1∶2的多个像素以二维结构排列，并且各像素根据光的亮度而将光转换为电信号。如果对电信号进行测量，则可检测到输入至各像素的光量。将光量转换为电信号，从而可利用电信号形成基于像素的图像。以这种通过数值表示对应于光量的电信号的方式获得的值被称为像素值。该像素值可表示为从0至255范围内的值。
图像处理单元520调整包括由图像传感器510生成的像素值的图像数据，从而适合于显示单元530的尺寸，并且执行处理，诸如消除来自图像的噪音或者图像的插值。图像处理单元520可包括四线存储器设备以利用5×5蒙板(mask)对像素进行插值。
显示单元530在屏幕上显示由图像处理单元输出的图像数据。显示单元530可利用液晶显示器(LCD)实施。这里，显示单元530可包括LCD控制器、用于存储图像数据的存储器以及LCD显示器件。
控制单元540用于控制图像处理设备的整个操作。
现在对利用图像处理单元520对图像进行插值的处理进行详细描述。为了使显示单元530获得全色图像，需要关于各像素的大量信息。然而，由于从图像传感器510中提取包括在图像多个颜色中的单一颜色的像素值，因此图像处理单元520必须利用诸如RGB拜耳图案的滤色片阵列(CFA)由相邻的像素信息估计丢失的像素信息。一种利用这种滤色片阵列恢复图像色彩的方法被称为色彩插值。
图6为通过包括各具有宽长比为1∶2的矩形单位像素的CMOS图像传感器的图像处理设备执行图像数据插值的示例性示意图。
参照图6，矩形单位像素以偏移1/2宽距排列，从而在水平线和垂直线交叉的位置处形成实际不存在图像的部分600。图像处理单元520对该部分插值数据，并在该部分处插入虚拟图像数据，从而在不增加读取图像数据的线数量的情况下使分辨率加倍。
然而，当像素阵列设置为采用各具有宽长比为1∶1的单位像素时，如图3所示，存在的问题在于像素阵列的水平分辨率和垂直分辨率不同。即，如果将没有插值的像素数量和插值的像素数量相加并且将其总和作为像素的总数量，则构成像素阵列的行和列中的像素数量彼此不相等。这意味着像素阵列的水平分辨率和垂直分辨率不相同。
然而，本发明利用各具有宽长比为1∶2的单位像素作为构成像素阵列的单位像素，从而解决了像素阵列的水平分辨率和垂直分辨率存在差异的问题。更具体地说，如图6所示，本发明的像素阵列对于行和列具有相同数量的像素数据组，其由没有插值的像素数据和插值的像素数据构成。即，对于像素阵列的行和列，没有插值的像素数据和插值的像素数据从该像素阵列交替输出，从而可获得具有相同水平分辨率和垂直分辨率的屏幕形状，而不同于具有规则四边形单位像素的像素阵列。
图7为一种CMOS图像传感器的示意图，其中各具有宽长比为1∶2的矩形单位像素以45度的角度旋转。
参照图7，指定行地址的行解码器730设置于围绕像素阵列700的像素阵列700的一侧，并且与像素的数据输出相连接并用于指定像素的列地址的至少两个列解码器710和720设置于沿着像素阵列700的侧边。
如上所述，如果整个像素阵列700以45度的角度旋转，则像素的数据输出被划分并提供给两个列解码器710和720，从而列解码器的设计变得更简单。
构成CMOS图像传感器的单位像素以矩形形状形成，并且利用该矩形单位像素获得的优点为如参照图6的以上所述。
如果根据本发明的精神实施该图像传感器，其中使矩形单位像素以1/2宽距偏移并且以45度的角度旋转，则存在的优点在于，由于列解码器可位于像素阵列的两侧而不是一侧，因此列校正双采样(CDS)电路等的结构将变得更简单。即，至少两个列解码器包括在一个像素阵列700中，从而导致的优点在于使空间余量增加为两倍或者更多，其中在空间余量中设置有与列解码器相连接的多个器件。
同时，可采用多边形实施CMOS图像传感器的单位像素。根据本发明的实施方式，单位像素可具有如图8所示作为多边形的一种形状的钻石形状。具有钻石形单位像素的图像处理设备可为如图5所示的结构，因此将省略对其的重复描述。
图9为一种通过包括具有规则四边形单位像素的CMOS图像传感器的图像处理设备插值图像数据的方法示意图，以及图10为一种通过包括具有钻石形状单位像素的CMOS图像传感器的图像处理设备插值图像数据的方法。如果将图9和图10相互比较，当单位像素为钻石形时单位像素交替排列，在水平线和垂直线交叉的位置处形成实际不存在图像数据的部分(用灰色表示的点)。图像处理单元520对该部分进行数据插值并在该部分处插入虚拟图像数据，从而在不增加读取图像数据的线数量的情况下使分辨率增加。
同时，插入像素的方法可分为非自适应算法和自适应算法。实施非自适应算法以采用固定图案对所有像素上执行插值，并且优点在于容易执行算法并且计算量小。
实施自适应算法以利用相邻像素的特征估计丢失的像素值，其为寻找丢失的像素值的最有效方法，并且需要大量运算，但是其可获得比非自适应算法更好的图像。非自适应算法可分为最近相邻复制、双线性插值、中间插值、渐色变化插值等，而非自适应算法可分为基于插值算法的图案匹配、利用基于阈值的梯度变量数量的插值、边缘感测插值等。
现在描述插值算法中最具有代表性的双线性插值。双线性插值为一种将通过对四个最邻近像素值的加权值相乘而获得的值分配给中心像素值的方法。各个加权值线性决定，并且与中心像素和存在于各位置处的相应像素之间的距离成正比。
参照图11，其描述了根据本发明优选实施方式的一种通过图像处理单元利用双线性插值来插值图像数据的方法。图11为具有以R、G和B拜耳图案排列的钻石形状单位像素的CMOS图像传感器的示意图。该图像处理单元插值各像素的R、G和B分量，并然后基于各像素的R、G和B分量而对在水平线和垂直线交叉的位置处的数据进行插值。具体地说，R、G和B分量通过如以下等式1所示的双线性插值而在像素G42处确定。
<等式1>
R42＝(R32+R53)/2G42＝G42B42＝(B33+B52)/2另外，R、G和B分量通过如下等式2所示的双线性插值在像素G43处确定。
<等式2>
R43＝(R34+R53)/2G43＝G43B43＝(B33+B54)/2另外，R、G和B分离通过如下图3所示的等式通过双线性插值在像素B33处确定。
<等式3>
R33＝(R1 3+R34+R53+R32)/4G33＝(G22+G23+G43+G42)/4B33＝B33另外，R、G和B分量通过如下图等式4中的双线性插值在像素R53处确定。
<等式4>
R53＝R53G53＝(G42+G43+G63+G62)/4B53＝(B33+B54+B73+B52)/4
接下来，图像处理单元在由附图标记800表示的位置处插入并插值虚拟图像数据，如等式5所示。
<等式5>
R＝(R33+R43+R53+R42)/4G＝(G33+G43+G53+G42)/4B＝(B33+B43+B53+B42)/4虽然已对本发明优选实施方式的示意性目的进行了描述，但本领域的技术人员可在不偏离如所附权利要求书所公开的本发明的精神和范围内，对本发明进行各种改进、添加和替代。
权利要求
1.一种互补金属氧化物半导体图像传感器，包括二维像素阵列，其包括各具有宽长比为1∶2的矩形单位像素；设置于所述像素阵列的一侧以指定行地址的行解码器；以及设置于所述像素阵列的另一侧以与所述行解码器垂直的列解码器，其用于从由所述行解码器所选择的行中提取各自像素的数据、放大所提取的数据并产生包括像素值的图像数据。
2.一种互相金属氧化物半导体图像传感器，包括二维像素阵列，其包括各具有宽长比为1∶2的矩形单位像素并且各矩形单位像素以45度的角度设置；设置于所述像素阵列的一侧处以指定行地址的行解码器；以及沿着以45度的角度旋转的所述像素阵列的侧边设置的列解码器，所述列解码器从由所述行解码器选择的行中提取各自像素的数据、放大所提取的数据并产生包括像素值的图像数据。
3.一种图像处理设备，包括互补金属氧化物半导体图像传感器，其包括各具有宽长比为1∶2的矩形单位像素，该互补金属氧化物半导体图像传感器拍摄图像并生成包括像素值的图像数据；图像处理单元，其用于接收来自互补金属氧化物半导体图像传感器的图像数据、插值像素、基于所插值的像素为各像素的交叉点插值数据并产生修改的图像数据；显示单元，其用于接收来自图像处理单元的修改的图像数据并在屏幕上显示所修改的图像数据；以及控制单元，其用于控制互补金属氧化物半导体图像传感器、图像处理单元和显示单元。
4.一种互补金属氧化物半导体图像传感器，包括二维像素阵列，其包括各具有多边形的单位像素；设置于该像素阵列的一侧以指定行地址的行解码器；以及列解码器，其设置于该像素阵列的另一侧以垂直于所述行解码器并用于从由所述行解码器选择的行中提取各自像素的数据、放大所提取的数据并生成包括像素值的图像数据。
5.根据权利要求4所述的互补金属氧化物半导体图像传感器，其特征在于，所述多边形具有钻石形状。
6.一种图像处理设备，包括互补金属氧化物半导体图像传感器，其包括钻石形状的单位像素，所述互补金属氧化物半导体图像传感器拍摄图像并生成包括像素值的图像数据；图像处理单元，其用于接收来自所述互补金属氧化物半导体图像传感器的图像数据、插值像素、基于所插值的像素为各自像素交叉的点插值数据并且生成修改的图像数据；显示单元，其用于接收来自图像处理单元的修改的图像数据并在屏幕上显示所修改的图像数据；以及控制单元，其用于控制所述互补金属氧化物半导体图像传感器、图像处理单元和显示单元。
全文摘要
本发明公开了一种互补金属氧化物半导体图像传感器。根据本发明，所述互补金属氧化物半导体图像传感器包括二维像素阵列(110)、行解码器(130)和列解码器(150)。所述二维像素阵列(110)包括各具有宽长比为1∶2的矩形单位像素。所述行解码器(130)设置于所述像素阵列的一侧以指定行地址。所述列解码器(150)设置于所述像素阵列的另一侧以垂直于所述行解码器并用于从由所述行解码器所选择的行中提取各自像素的数据、放大所提取的数据并生成包括像素值的图像数据。因此，与具有规则四边形单位像素的图像传感器相比较，本发明的优点在于其能容易地执行插值。
文档编号H04N5/335GK1977383SQ200580021668
公开日2007年6月6日 申请日期2005年6月16日 优先权日2004年6月28日
发明者李仑政 申请人:安太科技株式会社