一种基于X射线CCD信号读出的集成电路的制作方法

本发明涉及CCD读出电路与集成电路领域，尤其涉及一种基于X射线CCD(电荷耦合器件)信号读出的集成电路。

背景技术：

随着空间X射线天文探测对能谱、成像、偏振、时变等方面要求的不断提高，传统的采用分立器件形式的读出技术受限于体积、重量、功耗、可靠性等因素，已经越来越无法满足空间X射线天文探测发展的需要。低噪声、低功耗、大面阵X射线CCD读出集成电路技术成为必然的选择。

目前，X射线CCD读出集成电路技术主要基于CDS(相关双采样)与Nyquist模数转换器的电路结构。这种技术，一方面，对器件的加工精度有严格的要求，因此为了达到所需的精度，往往需要牺牲面积与功耗；另一方面，在降低噪声方面仍然存在改进空间。

近年来，出现了一种基于Sigma-Delta技术的X射线CCD读出技术，但是关键模拟电路却是基于反相器的伪差分形式，无法克服由于放大器开环增益过低引入的诸如线性度、噪声、速度等一系列问题。而且，由于采用非对称滤波器结构，无法很好地降低相关噪声。因此，存在改进空间。

技术实现要素：

鉴于现有技术中的上述缺陷或不足，本发明提出一种基于X射线CCD信号读出的集成电路，包括：

模拟前端电路，用于对X射线CCD信号进行放大处理以生成第一信号，所述模拟前端电路基于全差分运算放大器的开关电容电路；

调制器组件，所述调制器组件与所述模拟前端连接，所述调制器组件带有CDS功能，对所述第一信号进行预调制和调制，将第一信号转换为由数字码流组成的第二信号；

插值滤波器，所述插值滤波器与所述调制器组件连接，所述插值滤波器对输入信号进行插值滤波、相关噪声滤波与降采样，将串行输入的第二信号按照与输入的所述X射线CCD信号一一对应的方式并行输出数字信号的第三信号。

根据本申请实施例提供的技术方案，通过Sigma-Delta技术与CDS技术融合，实现了过采样与噪声整形的同时，实现了多样点CDS功能，有效抑制X射线CCD的复位噪声的干扰，并减小由统计涨落引起的误差，提高处理X射线CCD信号的效率。进一步的，根据本申请的某些实施例，模拟信号通路通过采用全差分运算放大器的开关电容电路，减小了系统对模拟电路精度的依赖，使得采用普通的CMOS工艺就可以实现对微弱的X射线CCD信号的高精度的模数转换，并集成。根据本申请的某些实施例，通过集成模拟电路前端、调制器组件和插值滤波器，大大降低读出系统的体积、重量和功耗，本发明特别适用于对多通道X射线CCD类探测器的读出系统。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明的一种基于X射线CCD信号读出的集成电路的结构框图。

图2a为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的模拟前端电路的电路拓扑图。

图2b为基于图2a的电路的开关的控制时序示意图。

图3为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的预调制部分的原理示意图。

图4为根据本发明实施例的一种基于X射线CCD信号读出的集成 电路的调制器组件的结构示意图。

图5为基于图4调制器组件的分时采样原理示意图。

图6为根据本发明实施例的一种基于X射线CCD信号读出的集成电路的插值滤波器的冲击响应函数示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图1给出本发明提出一种基于X射线CCD信号读出的集成电路的结构，包括一个模拟前端11、一个带CDS功能的调制器组件12和一个长度截断的插值滤波器13。其中模拟前端11具有信号钳位与放大功能，并且通过一个DAC(数模转换器)实现基线恢复功能，并最大限度地利用后续模块的动态范围；调制器组件12是一个带预调制功能的SDM，可以同时实现对信号过采样、噪声整形、数模转换与多样点CDS功能；插值滤波器13是一个长度截断的高阶FIR(Finite impulse response有限冲激相应)滤波器，可以实现对输入数字码流信号进行插值滤波、相关噪声滤波与降采样，并且并行输出高精度多位数字码。通过将Sigma-Delta技术与CDS技术结合，并全功能集成，实现对X射线CCD信号的低噪声、低功耗读出，并使输入的CCD信号与输出具有一一对应的关系。

其中，模拟前端电路11包括至少一个放大器与一个DAC，其中放大器用于X射线CCD信号的钳位与放大，所述DAC用于抵消由暗电流噪声引起的噪声电压，实现基线恢复功能，以适配后续电路模块的动态范围。

下面结合附图对每个组成部分的实现方式和相关电路的工作状态进行更加详细的描述。

如图2a所示，本实施例提供一种模拟前端电路，包括第一级放大电路101和第二级放大电路102。

所述的模拟前端是基于开关电容电路的两级放大电路，其中第一级放大电路包括一个放大器AMP1、一个钳位开关SW1、一个采样电容Cs1与一反馈电容Cf1。采样电容Cs1的底极板与所述X射线CCD信号V_CCD相连，顶极板与作为虚地点G1的放大器AMP1的负向输入端相连，反馈电容Cf1的底极板与放大器AMP1的输出端相连，顶极板与虚地点G1相连，钳位开关SW1的一端与虚地点G1相连，另一端与放大器AMP1的输出端相连，放大器AMP1的正向输入端与信号地相连。

优选地，采样电容Cs1为固定值电容，反馈电容Cf1为可变值电容，其值可由外部数字信号控制，实现第一级放大电路的可变增益。

第二级放大电路包括一个放大器AMP2、一个钳位开关SW2、一个基线电压VBL采样开关SW3、一个共模电压VCM采样开关SW4、一个采样电容Cs2、一个反馈电容Cf2与采样电容Cs3。采样电容Cs2的底极板与第一级放大电路的输出端相连，顶极板与虚地点G2的放大器AMP2的负向输入端相连，反馈电容Cf2的底极板与放大器AMP2的输出端相连，顶极板与虚地点G2相连，采样电容Cs3的底极板与开关SW3的一端相连，顶极板与虚地点G2相连,开关SW2的一端与虚地点G2相连，另一端与放大器AMP2的输出端相连,开关SW3的一端与VBL相连,另一端与Cs3的底极板相连，开关SW4的一端与Cs3相连，另一端与VCM相连，放大器AMP2的正向输入端与信号地相连。

优选地，采样电容Cs2为固定值电容，反馈电容Cf2为可变值电容，其值可由外部数字信号控制，实现第二级放大电路的可变增益。

优选地，所述的钳位开关SW1与SW2用于对CCD的复位信号进行钳位。并使放大器AMP1与放大器AMP2分别工作在输入输出短路状态

所述基线电压VBL、所述共模电压VCM、所述VBL采样开关SW3、所述VCM采样开关SW4、所述反馈电容Cf2和所述采样电容Cs3共同组成所述DAC电路，并且通过调节VBL的大小或者Cs3与Cf2的比值来实现所述DAC电路的功能。

基线电压VBL为一直流电压，可由外部数字信号控制其大小，共模电压VCM为放大器AMP2的输出共模电压，其值一般为电源电压的一半。Cs3为可变值电容，其值可由外部数字信号控制。通过调节所述基线电压VBL的大小或所述采样电容Cs3与所述反馈电容Cf2的比值，实现DAC功能，降低由暗电流噪声引起的噪声电压，实现对后续电路输入动态范围的有效利用。

如图2b所示，一个CCD信号周期包含三个部分，一是复位部分(复位脉冲)，二是悬置电平部分(Vf,floating level),三是信号电平部分(Vs,signal level)。当没有X射线照射输入的时的信号电平Vs的值定义为Vs1，此时，Vf-Vs1即为“由暗电流噪声引起的噪声电压”，模拟前端中的DAC，就是为了抵消这个噪声电压，使得在没有X射线照射的情况下，Vf-Vs1的值接近零值。.当有X射线照射输入时，信号电平Vs的值定义为Vs2。

请参考图2b，给出图2a所示电路的工作时序。X射线CCD信号V_CCD的波形如103部分所示，X射线CCD信号包括F相位和S相位，还包含复位脉冲。

图2a中给出的各种开关工作在CK1、CK2、CK3这三个相位，如104部分所示。图2a的开关SW1与开关SW2工作在CK1相位，开关SW3工作在CK2相位，开关SW4工作在CK3相位。

具体而言，CK1与CK2为两项非交叠时钟的两个相位，它们的高电平不会发生交叠；CK3为CK2的反相。这三个时钟相位对应的三个开关仅在这三个时钟相位的高电平闭合。CK1的下降沿比CCD输出信号的下降沿(除复位脉冲以外)略提前，CK2的下降沿比CCD输出信号复位脉冲的上升沿略提前。此外，CK1、CK2、CK3的频率与CCD输出信号的频率保持一致。

如图3所示，给出本发明一种预调制部电路的结构，对CCD信号周期中的F相位，预调制电路预调制电路将第一信号的Vf放大+1倍后，送至后续SDM进行采样；对S相位，预调制电路将第一信号的Vs放大-1倍后，送至后续SDM进行采样。为提高精度，引入P相位，该相位是CCD信号F相位、S相位所对应的当前周期之后的连续几个周期。对P 相位，预调制的输出信号为零，且与输入信号无关。

本实施例中预调制电路401为积分器，其一输入为第一信号，另一输入为幅值调整信号，积分器的输出为V0信号。波形301给出第一信号的波形图，其中F相位和S相位的采样时间为Ts，针对一个周期第一信号的F相位和S相位的采样个数为Ns，F相位与S相位并不连续，之间间隔为mTs；波形302给出幅值调整信号的波形，F相位、S相位和P相位的增益分别为1、-1和0；波形303给出预调制电路的输出信号V0的波形，针对一个周期的第一信号P相位的采样个数为Np。可以看出，引入P相位的预调制处理使得的输出信号V0的周期为第一信号的周期的整数倍，也是X射线CCD信号周期的整数倍。

如图4所示，本实施例提供的一种用于X射线CCD读出技术的调制器组件结构图，经过模拟前段处理的第一信号Vin经预调制电路401为中间模拟信号V0，再依次经放大器406、加法器406和积分器411为中间模拟信号V1，再依次经放大器414和积分器412为中间模拟信号V2，再依次经放大器415和积分器413为中间模拟信号V3,上述中间模拟信号V0、V1、V2和V3分别经放大器402、403、404和405经加法器410和比较器416后输出至插值滤波器，又经比较器的数字信号Y经数/模转换器408和放大器407反馈至加法器409。

其中，数/模转换器408为1位数字-模拟转换器(1-bit digital-to-analog converter)，积分器413为带复位功能的积分器。Y信号为串行输出的1-位数字码流，例如，对于一个CCD周期，Y＝[0,1,0,0,0,1,0,1,0,1]。

该调制器组件为基于普通的三阶一位SDM，特殊之处在于：一是加入了预调制功能；二是所有积分器在CCD信号的复位相位进行复位清零。不仅可以抑制CCD信号的复位脉冲对SDM的不利影响，而且可以实现对每个CCD周期信号的独立处理，使输入模拟信号V_CCD与输出第三信号(DOUT)具有一一对应的关系。

请参考图5，给出本发明基于图4所示调制器组件的分时采样原理图，阐述如下：为了使一个X射线CCD信号V_CCD对应一个输出数字码DOUT，并提高模数转换的精度，需要对预调制电路的三个相位(F相位、 S相位、P相位)分别进行多次采样。其采样由三个部分构成，一是当前周期F相位的采样点，在一个信号周期采样点数为Ns个；二是当前周期S相位的采样点，在一个信号周期采样点数为Ns个；三是P相位采样点，在一个信号周期采样点数为Np个数。因此在本实施例中，两个个信号周期的采样点总数为2Ns+Np。

本发明中，插值滤波器的长度越长，DOUT精度越高(也即提取Vs2-Vs1的精度越高)，这就意味着P相位采样点数的数量要大。为了不遗漏每个CCD周期的Vf-Vs,需要增加调制器组件的个数，对于P相位时间跨度为一个CCD周期的情况，需要两个调制器组件，即当第一个调制器组件工作在P相位的时候，第二个调制器组件工作在F或者S相位。可以类推。对于P相位时间跨度为两个CCD周期的情况，需要三个调制器。调制器组件的数量依据P相位的时间跨度确定。

本实施例中，调制器组件个数为2，每个调制器组件包含预调制电路和SDM调制电路，两个调制器组件处于分时工作模式分别对应两个通道。每个调制器组件以每2个第一信号周期为时间周期输出一个DOUT信号，两个调制器组件交替输出DOUT信号，所以在调制器组件的输出端能够得到对应每个第一信号周期的DOUT信号。一个调制器组件的采样周期包含F相位、S相位和P相位，即，包含两个VCCD信号周期。

如图5所示，第一个SDM通道采样第一信号的第n-2个周期的F相位和S相位信号，又采样第n-1周期的P相位信号，其输出为对应第n-2个周期的DOUT信号；第二SDM通道采样第一信号的第n-1个周期的S相位和F相位；又采样第n个周期的P相位信号，其输出为对应第n-1个周期的DOUT信号。即，当包含多个调制器组件时，每个调制器组件中间的采样间隔为一个X射线CCD信号周期。

请参考图6，给出本实施例的一种插值滤波的冲击响应函数示意图该滤波器为具有对称的冲击响应函数的高阶FIR滤波器，如三阶Sinc滤波器，特殊之处在于：一方面滤波器长度需要截断；另一方面F相位采样点的权重与对S相位采样点的权重具有对称关系。此处的权重为图4所示Y信号的权重。h。这种对称关系具体为F相位最后一个采样点与S相位第一个采样点的滤波器权重相同。即，如图6所示横轴为Y信号的 采样序号n，纵轴为Y信号的权重hh。以以纵轴、横轴、波形601和虚线603围绕的区域为权重对称区域，该对称区域以虚线602为中心对称，虚线602的左侧对应F相位的采样区域，右侧对应S相位的采样区域。虚线603右侧对应P相位的采样区域。例如，F相位采样10个样本，S相位也采样10个样本，P相位采样20个样本，此时一个CCD周期总共会输出40个Y信号，即Y(1)～Y(40)(注意Y(n)值为非0即1)，其中Y(1)～Y(10)对应F相位Y值，Y(11)～Y(20)对应S相位Y值，Y(21)～Y(40)对应P相位Y值。这串数字码流输入插值滤波器之后，需要乘上一个权重h(n)，即Y(i)对应h(i)。F相位与S相位的权重h(n)具有对称特性具体表现为，h(10)＝h(11),h(9)＝h(12),h(1)＝h(20)，依次类推。且h(n)的取值范围为1>h(n)>0。这种滤波器不仅可以实现插值滤波器对信号带内噪声的抑制，而且可以实现对CCD相关噪声的有效抑制，具有CDS电路的带通滤波功能。

本发明的模拟信号通路采用以全差分运算放大器为核心的开关电容电路，数字信号处理部分采用以一种长度截断的高阶Sinc滤波器为核心的数字电路，可以在速度、功耗、线性度、相关噪声、工艺要求等方面取得很好地折中。另外，本发明的集成电路的信号处理形式可以很容易扩展成差分形式。

本发明的相关噪声的抑制由调制器组件和滤波器实现：

一方面调制器组件对F相位与S相位采样相同的点数(或者采样相同的样本数)，本发明的实施例中F、S、P相位的相邻两个采样点之间的间隔时间是一样的，并且通过预调制器，将Vs反相，变为-Vs，使得后续插值滤波器的累加功能可是实现信号的相减。

第二方面插值滤波器部分实现了对F相位与S相位的权重h(n)的对称性，见图6。

虽然已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本 发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在它们的范围内包括这样的过程、设备、手段、方法或者步骤。