1.一种阵列基板，该阵列基板包括：
显示区域；
非显示区域，所述非显示区域位于所述显示区域的外部；
面板内选通GIP电路，所述GIP电路位于所述非显示区域中；
多条时钟信号线，所述多条时钟信号线位于所述非显示区域中，并且被配置为向所述GIP电路传输信号；以及
连接线，所述连接线位于所述非显示区域中，并且被配置为将所述多条时钟信号线连接到所述GIP电路，
其中，所述多条时钟信号线中的每一条是环状线。
2.根据权利要求1所述的阵列基板，其中，所述多条时钟信号线包括各自具有四个面的第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线，并且
其中，所述第四时钟信号线基本上包围所述第三时钟信号线，所述第三时钟信号线基本上包围所述第二时钟信号线，并且所述第二时钟信号线基本上包围所述第一时钟信号线。
3.根据权利要求2所述的阵列基板，其中，所述多条时钟信号线还包括：
第五时钟信号线，所述第五时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧；
第六时钟信号线，所述第六时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧；
第七时钟信号线，所述第七时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧；以及
第八时钟信号线，所述第八时钟信号线位于所述第一时钟信号线至所述第四时钟信号线中的相应一条的至少一侧。
4.根据权利要求3所述的阵列基板，其中，所述第一时钟信号线至所述第四时钟信号线中的每一条经由至少两个接触孔分别连接到所述第五时钟信号线至所述第八时钟信号线中的每一条。
5.根据权利要求4所述的阵列基板，其中，所述第五时钟信号线至所述第八时钟信号线被配置为用作外部信号输入线。
6.根据权利要求2所述的阵列基板，其中，所述第一时钟信号线至所述第四时钟信号线中的每一条包括与所述环状线连接的辅助时钟信号线。
7.根据权利要求2所述的阵列基板，其中，所述第一时钟信号线至所述第四时钟信号线形成在同一层或者同一截面水平中，并且由与栅极、源极和漏极以及第三导电层当中的至少一个的材料相同的材料制成，所述第三导电层被设置在与设置有所述源极和所述漏极的层不同的层中。
8.根据权利要求3所述的阵列基板，其中，所述第五时钟信号线至所述第八时钟信号线形成在同一层或者同一截面水平中，并且由与栅极、源极和漏极以及第三导电层当中的一个的材料相同的材料制成，所述第三导电层被设置在与设置有所述源极和所述漏极的层不同的层中。
9.根据权利要求1所述的阵列基板，其中，所述连接线被配置为经由设置在所述多条时钟信号线上的接触孔，将所述多条时钟信号线连接到所述GIP电路。
10.一种阵列基板，该阵列基板包括：
显示区域；
非显示区域，所述非显示区域位于所述显示区域的外部；
面板内选通GIP电路，所述GIP电路位于所述非显示区域中；
第一时钟信号线组，所述第一时钟信号线组位于所述非显示区域中，并且被配置为向所述GIP电路输入信号；
第二时钟信号线组，所述第二时钟信号线组位于所述非显示区域中，并且被配置为向所述GIP电路传输信号；以及
第一连接线，所述第一连接线位于所述非显示区域中，并且被配置为将所述第一时钟信号线组和所述第二时钟信号线组连接到所述GIP电路，
其中，所述第一时钟信号线组和所述第二时钟信号线组中的每一个分别包括第一时钟信号线至第四时钟信号线，并且
所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线中的每一条经由第二连接线连接到所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线中的每一条。
11.根据权利要求10所述的阵列基板，其中，所述第一时钟信号线组在水平方向或者行方向上与所述第二时钟信号线组相邻。
12.根据权利要求11所述的阵列基板，其中，所述第二连接线经由形成在所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线上的接触孔以及经由形成在所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线上的接触孔，将所述第一时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线中的每一条连接到所述第二时钟信号线组中的所述第一时钟信号线至所述第四时钟信号线中的每一条。
13.根据权利要求12所述的阵列基板，其中，所述第一时钟信号线组和所述第二时钟信号线组中的每一个还包括：
第五时钟信号线至第八时钟信号线，所述第五时钟信号线至所述第八时钟信号线位于所述第一时钟信号线组和所述第二时钟信号线组中的一个中的所述第一时钟信号线至所述第四时钟信号线上，其中，所述第五时钟信号线至所述第八时钟信号线经由形成在所述第一时钟信号线组或所述第二时钟信号线组中的一个中的所述第一时钟信号线至所述第四时钟信号线上的接触孔，连接到所述第一时钟信号线至所述第四时钟信号线。
14.根据权利要求13所述的阵列基板，其中，所述第五时钟信号线至所述第八时钟信号线处在同一层中，并且由与所述第一连接线的材料相同的材料形成。
15.根据权利要求10所述的阵列基板，其中，所述第二连接线包括至少两条线。
16.根据权利要求10所述的阵列基板，其中，所述第一连接线和所述第二连接线处在同一层或者同一截面水平中，并且由相同的材料形成。
17.一种阵列基板，该阵列基板包括：
面板内选通GIP电路；
多条时钟信号线，所述多条时钟信号线被配置为向所述GIP电路传输信号；以及
连接线，所述连接线被配置为将所述GIP电路连接到所述多条时钟信号线，
其中，所述连接线和所述多条时钟信号线的交叠区域被配置为被最小化，以减小RC延迟并且实现窄边框。
18.根据权利要求17所述的阵列基板，其中，所述多条时钟信号线中的每一条是具有四个面的环状线。
19.根据权利要求17所述的阵列基板，其中，所述多条时钟信号线中的每一条还包括辅助时钟信号线，所述辅助时钟信号线被配置为经由所述辅助时钟信号线上的接触孔连接到相应的时钟信号线。
20.根据权利要求17所述的阵列基板，其中，所述多条时钟信号线中的、将同一信号传输到所述GIP电路的一些时钟信号线经由所述连接线彼此连接。
21.一种用于显示装置的被配置为接收用于移位寄存器的连续操作的时钟信号的面板内选通GIP电路，该GIP电路包括：
被配置为承载时钟信号的结构，该结构通过抑制RC延迟的电阻组件和电容组件来减小时钟信号线上的负载，并且减小相邻的线之间的叠加电容以实现窄边框。
22.根据权利要求21所述的GIP电路，其中，所述结构包括被布置为同心方形环的时钟信号线。
23.根据权利要求22所述的GIP电路，其中，所述结构的一部分包括在多个截面水平中布置的时钟信号线。
24.根据权利要求21所述的GIP电路，其中，将所述时钟信号线彼此连接的连接线由与所述时钟信号线的材料不同的材料形成。
25.根据权利要求24所述的GIP电路，其中，所述结构的一部分包括在多个截面水平中布置的时钟信号线。