关SW14串联连接在结点Nil与地结点N12之间。电容C1连接在升压开关SW11和升压开关SW12间的结点与升压开关SW13和升压开关SW14间的结点之间。另外，电容C2连接在结点N10与地结点N12之间。升压开关SW11至SW14通过图4所示的传输门来例示，以及开关操作基于从控制信号生成电路12所提供的时钟信号CLK和CLKB来控制。在这里，具有与提供给升压开关SW11和SW14的P沟道晶体管MP1 (N沟道晶体管)的时钟信号CLK(CLKB)相反的逻辑值的时钟信号CLKB (CLK)被提供给升压开关SW12和SW13的P沟道晶体管MP1 (N沟道晶体管)。另外，电荷栗电路40的操作开始和操作结束基于来自控制信号生成电路12的控制信号SEQ_DC2来控制。例如，当控制信号SEQ_DC2处于低电平时，电荷栗电路40不操作，而当它处于高电平时，电荷栗电路40执行升压操作。
[0040]电荷栗电路40通过经过升压开关SW11至SW14的开关操作对电容C1和C2进行充电和放电来向结点N10输出提供给结点Nil的参考电源电压VCI1的两倍的电压，作为正侧栅极电源电压VGH。注意，图3中，作为示例描述了将电压升高到两倍的电荷栗电路40，但是升压的倍数能够可选地通过改变升压开关和电容的连接数量来改变。
[0041]虽然省略详细配置的描述，但是升压电路14具有一般电荷栗电路，其通过执行对参考电源电压VCI2的降压操作(负向升压操作)来生成负侧栅极电源电压VGL。例如，生成负侧栅极电源电压VGL的电荷栗电路具有与图13所示电荷栗50相似的配置。但是，虽然图13中未示出，然而负侧模拟电源电压VSN经过沿正向连接的二极管来提供给结点N20。注意，图13中，例示将电压负向升高两倍的电荷栗电路50，但是有可能可选地改变升压开关与电容之间的连接数量。
[0042]栅极驱动电路15基于正侧栅极电源电压VGH和负侧栅极电源电压VGL来生成栅极线驱动信号150以用于驱动显示面板2的栅极线(未示出)。这时，待驱动栅极线的选择、驱动定时等基于控制信号121来控制。
[0043]源极驱动电路16基于模拟电源电压VSP和VSN来生成源极线驱动信号160以用于驱动显示面板2的源极线(未示出)。这时，待驱动源极线的选择、驱动定时等基于控制信号122来控制。
[0044]栅极驱动电路15和源极驱动电路16的特定配置和操作与一般栅极驱动电路和源极驱动电路是相同的。
[0045]第一实施例中的预充电电路17在参考电源电压VCI1被提供给升压电路14之前基于按照正侧模拟电源电压VSP所确定的预充电电压VPC1来升高正侧栅极电源电压VGH。
[0046]参照图6，在第一实施例中，预充电电压VPC1向结点N10的提供操作(正侧栅极电源电压VGH)按照包含控制信号SEQ_ON和控制信号VGIN1的控制信号124来控制。
[0047]图7是示出第一实施例的预充电电路17的配置的示例的简图。参照图7，第一实施例的预充电电路17具有逆变器INV10、CM0S电路71和预充电控制开关72。逆变器INV10连接在结点N30 (对其提供控制信号SEQ_0N)与结点N31 (其作为CMOS电路71的输入)之间。通过P沟道M0S晶体管来例示的P沟道晶体管MP20适合作为本实施例的预充电控制开关72。P沟道晶体管MP20连接在结点N32 (其作为CMOS电路71的输出)与结点N10 (对其提供正侧栅极电源电压VGH)之间。将控制信号VGIN1提供给P沟道晶体管MP20的栅极。CMOS电路71包括具有与结点N33 (对其提供正侧模拟电源电压VSP)连接的源极的P沟道晶体管MP10以及具有与地电压的结点N34连接的源极的N沟道晶体管丽10。P沟道晶体管MP10的栅极和N沟道晶体管丽10的栅极共同与结点N31连接，以及其漏极共同与结点N32连接。
[0048]当控制信号SEQ_0N的逻辑电平转变成高电平时，CMOS电路71向结点N32提供模拟电源电压VSP。因此，结点N32的电压VSPIN上升到模拟电源电压VSP。对于上述操作周期，P沟道晶体管MP20响应低电平的控制信号VGIN1的提供而导通，使得结点N32的电压VSPIN作为预充电电压VPC1来提供给结点N10。因此，结点N10的电压(正侧栅极电源电压VGH)上升到模拟电源电压VSP。也就是说，预充电电路17在控制信号SEQ_0N处于高电平并且控制信号VGIN1处于低电平的同时向结点N10提供预充电电压VPC1，使得正侧栅极电源电压VGH被升高(预充电)。
[0049]对结点N10的预充电周期(正侧栅极电源电压VGH)基于控制信号VGIN1来控制。详细来说，当控制信号VGIN1转变成高电平时，P沟道晶体管MP20截止，以阻断向结点N10提供预充电电压VPC1。
[0050]这样，预充电电路17能够对基于控制信号SEQ_0N和控制信号VGIN1所确定的周期将结点N10的电压(正侧栅极电源电压VGH)升高(或者对结点10进行预充电)到预定电压(例如模拟电源电压VSP)。注意，本实施例中的预充电周期由控制信号生成电路12来设置。
[0051]在上述配置中，通过适当控制从外部电源(未示出)的电源电压以及控制信号120、123和124提供定时，能够防止参考电源电压VCI1在驱动器1C 1的启动时超过正侧栅极电源电压VGH。下面将详细描述在驱动器1C 1的启动定时处的电源电压的提供定时以及正侧栅极电源电压VGH的升压操作的控制。
[0052](电源电压的提供定时和正侧栅极电源电压VGH的升压操作)
图8是示出第一实施例中的电源电压的提供定时的示例的时序图。图9也是示出第一实施例中的驱动器1C的启动操作的示例的时序图。
[0053]参照图8，逻辑电源电压VDD1、模拟电源电压VSP和VSN在时间11从外部电源(未示出)来提供。在这种情况下，负侧栅极电源电压VGL按照负侧模拟电源电压VSN的降低而降低。虽然省略这种情况下的详细描述，但是第一实施例中的负侧电荷栗电路具有与图13所示电荷栗电路50相似的配置，以及负侧模拟电源电压VSN经过二极管(未示出)提供给结点N20。因此，在时间tl，负侧栅极电源电压VGL降低。另外，通过逻辑电源电压VDDI的提供，逻辑电源电压VDD产生预期电压，并且控制信号生成电路12开始操作。
[0054]在逻辑电源电压VDD以及模拟电源电压VSP和VSN达到预期电压并且然后经过了足够时间之后，在时间t2对正侧栅极电源电压VGH进行预充电。参照图9，控制信号SEQ_ON在时间t2转变成高电平，以及CMOS电路71的输出结点(结点N32)处的电压VSPIN基于正侧模拟电源电压VSP上升。这时，因为控制信号VGIN1固定到低电平，所以升压电路14的正侧输出结点(结点N10)(正侧栅极电源电压VGH)基于按照电压VSPIN的预充电电压VPC1来升高。另外，在时间t2，因为控制信号SEQ_DC2的逻辑电平固定到低电平，所以参考电源电压VCI1没有提供给升压电路14，并且升压电路14没有执行升压操作，如图8所示。
[0055]随后，在时间t3 (此时正侧栅极电源电压VGH升高到高达与模拟电源电压VSP基本上相同的电压)，控制信号SEQ_DC2转变成高电平。因此，参考电源电压VCI1开始被提供给升压电路14，并且升压电路14开始升压操作。另一方面，在与控制信号SEQ_DC2转变成高电平几乎同时或之后，控制信号VGIN1转变成高电平。因此，预充电控制开关72(P沟道晶体管MP20)截止，以及由预充电电路17对正侧栅极电源电压VGH的升压操作(预充电操作)结束。
[0056]自时间t3以后，通过升压电路14进行的升压操作，正侧栅极电源电压VGH升高到预定电压(例如15 V)。另外，参照图8，在时间t4，当正侧栅极电源电压VGH在预定电压变稳定时，与通常的升压电路相似，负侧栅极电源电压VGL负向升高到预定电压(例如-15V)。
[0057]在本实施例中，参考电源电压VCI1的提供对时间t2至时间t3的周期没有执行，但是正侧栅极电源电压VGH升高到预定电压(在这种情况下为正侧模拟电源电压VSP (例如6 V))。因此，即使具有短上升时间的参考电源电压VCI1在时间t3开始被提供，参考电源电压VCI1也从不超过正侧栅极电源电压VGH。因此，寄生晶体管在升压电路14的开关SW11至SW14中从未导通，使得能够抑制闩锁效应的发生。
[0058][第二实施例]
在第二实施例中，向升压电路14提供参考电源电压VCI1以及对结点N10 (对其提供正侧栅极电源电压VGH(又称作输出电压))的预充电操作按照由预充电电路17所生成的控制信号来控制。下面参照图8和图9至图12，将描述按照本发明的第二实施例的显示设备100。
[0059](显示设备的配置)
图10是示出第二实施例中的显示设备100的配置的示例的简图。参照图10，显示设备100具有驱动器1C 1和显示面板2。第二实施例与第一实施例的不同之处在于:参考电源电压VCI1的生成和升压电路14的升压操作由预充电电路17来控制。除了这个不同方面之外的配置与第一实施例的配置是相同的。下面将描述与第一实施例的差别。
[0060]参照图11，第二实施例中的升压电路14的升压操作按照包含时钟信号CLK和CLKB的控制信号123以及从预充电电路17输出的控制信号SEQ_DC2来控制。
[0061]第二实施例中的预充电电路17在参考电源电压VCI1被提供给升压电路14之前基于预充电电压VPC1来升高结点N10 (计划对其提供正侧栅极电源电压VGH)的电压。详细来说，参照图11，在第二实施例中，预充电电压VPC1向结点N10的提供操作按照包含控制信号SEQ_0N的控制信号124来控制。
[0062]图12是示出第二实施例中的预充电电路17的配置的示例的简图。参照图12，第二实施例中的预充电电路17具有逆变器INV10、CMOS电路71、预充电控制开关72、比较器CMP1以及电平移位器LSI和LS2。逆变器INV10连接在结点N30 (对其提供控制信号SEQ_ON)与结点N31 (其作为CMOS电路71的输入)之间。作为本实施例中的预充电控制开关72，例示为P沟道M0S晶体管的P沟道晶体管MP20是适当的，并且连接在结点N32 (其作为CMOS电路71的输出)与结点N10 (对其提供正侧栅极电源电压VGH)之间。将控制信号VGIN1提供给P沟道晶体管MP20的栅极。CMOS电路71包括具有与结点N33