(对其提供正侧模拟电源电压VSP)连接的源极的P沟道晶体管MP10以及具有与地电压的结点N34连接的源极的N沟道晶体管丽10。P沟道晶体管MP10的栅极和N沟道晶体管丽10的栅极共同与结点N31连接，以及各漏极共同与结点N32连接。
[0063]结点N32 (CMOS电路71的输出)与比较器CMP1的非反向输入端子连接，并且经过预充电控制开关72 (P沟道晶体管MP20)与结点N10连接。结点N33与比较器CMP1的反向输入端子连接。比较器CMP1的输出端子与电平移位器LSI和LS2的输入端子连接。电平移位器LSI的输出端子经过结点N40与模拟电源电路13和升压电路14连接(参照图11和图12)。电平移位器LS2的输出端子与预充电控制开关72的控制结点(在这种情况下为P沟道晶体管MP20的栅极)连接。
[0064]比较器CMP1向电平移位器LSI和LS2输出按照提供给结点N33的模拟电源电压VSP与提供给结点N32的电压VSPIN之间的比较结果所确定的逻辑电平的信号。电平移位器LSI将比较器CMP1的输出信号电平从模拟电源电压电平(VSP)移位到逻辑电源电压电平(VDD)，并且将它作为控制信号SEQ_DC2来输出。电平移位器LS2将比较器CMP1的输出信号电平从模拟电源电压电平(VSP)移位到栅极电源电压电平(VGH-VGL)，并且将它作为控制信号VGIN1来输出。
[0065]当控制信号SEQ_0N的逻辑电平转变成高电平时，CMOS电路71向结点N32提供模拟电源电压VSP。因此，结点N32处的电压VSPIN上升到模拟电源电压VSP。当电压VSPIN小于正侧模拟电源电压VSP时，比较器CMP1输出低电平的信号。具体来说，当电压VSPIN小于通过从正侧模拟电源电压VSP中减去偏移电压(例如VSP - 100 mV)所得到的电压时，比较器CMP1输出低电平的信号。这时，从电平移位器LS2所输出的控制信号VGIN1处于低电平，使得P沟道晶体管MP20导通。因此，结点N32的电压VSPIN作为预充电电压VPC1来提供给结点N10，以及结点N10的电压(正侧栅极电源电压VGH)上升到模拟电源电压VSP。另一方面，从电平移位器LSI所输出的控制信号SEQ_DC2设置成低电平，以停止由模拟电源电路13对参考电源电压VCI1的生成操作以及升压电路14的升压操作(或者阻止操作开始)。
[0066]当电压VSPIN变成大于正侧模拟电源电压VSP时，比较器CMP1输出高电平的信号。具体来说，当电压VSPIN大于通过从正侧模拟电源电压VSP中减去偏移电压(例如VSP-100 mV)所得到的电压时，比较器CMP1输出高电平的信号。这时，从电平移位器LS2所输出的控制信号VGIN1设置成高电平，使得P沟道晶体管MP20截止。因此，阻断预充电电压VPC1向结点N10的提供。另一方面，从电平移位器LSI所输出的控制信号SEQ_DC2设置成高电平，使得执行由模拟电源电路13对参考电源电压VCI1的生成操作以及升压电路14的升压操作。
[0067]也就是说，在本实施例中，预充电电路17将预充电电压VPC1提供给结点N10，以升高正侧栅极电源电压VGH(预充电)，与第一实施例相似，同时控制信号SEQ_0N处于高电平而控制信号VGIN1处于低电平。另外，在第二实施例中，结点N32的电压VSPIN差不多等于模拟电源电压VSP，其被反馈给控制信号SEQ_DC2 (参考电源电压VCI1的生成操作以及升压电路14的升压操作的控制)。因此，与第一实施例进行比较，不需要输出作为来自第二实施例的驱动器1C 1中的控制信号生成电路12的控制信号120和123的控制信号SEQ-DC2以及输出作为控制信号124的控制信号VGIN1 (参照图6和图11)。
[0068]在上述配置中，通过适当地控制从外部电源(未示出)的电源电压以及控制信号124的提供开始的定时，能够防止参考电源电压VCI在驱动器1C 1的启动时超过正侧栅极电源电压VGH。
[0069](电源电压的提供开始的定时和正侧栅极电源电压VGH的升压操作)
下面参照图8和图9，将详细描述在驱动器1C 1的启动时的第二实施例中的正侧栅极电源电压VGH的升压操作和电源电压的提供开始的定时。
[0070]参照图8，逻辑电源电压VDDI以及模拟电源电压VSP和VSN在时间tl从外部电源(未示出)来提供。这时，负侧栅极电源电压VGL按照负侧模拟电源电压VSN的降低来降低。另外，逻辑电源电压VDD响应逻辑电源电压VDDI的提供而达到预期电压，并且控制信号生成电路12开始操作。
[0071]在逻辑电源电压VDD以及模拟电源电压VSP和VSN达到预期电压并且经过足够时间之后，在时间t2对正侧栅极电源电压VGH进行预充电。参照图9，在时间t2，控制信号SEQ_0N转变成高电平，以及CMOS电路71的输出结点(结点N32)处的电压VSPIN基于正侧模拟电源电压VSP上升。这时，因为控制信号VGIN1对于电压VSPIN低于模拟电源电压VSP的周期固定到低电平，所以升压电路14的正侧输出结点(结点N10)处的电压(正侧栅极电源电压VGH)基于按照电压VSPIN的预充电电压VPC1来升高。另外，因为控制信号SEQ_DC2对于上述操作的周期固定到低电平，所以参考电源电压VCI1没有提供给升压电路14，使得升压电路14没有执行升压操作(包含负向升压操作)，如图8所示。
[0072]随后，当正侧栅极电源电压VGH在时间t3上拉到差不多等于正侧模拟电源电压VSP的电压时，控制信号SEQ_DC2转变成高电平。因此，参考电源电压VCI1开始被提供给升压电路14，使得升压电路14开始升压操作。另外，当正侧栅极电源电压VGH在时间t3上拉到正侧模拟电源电压VSP时，控制信号VGIN1转变成高电平。因此，预充电控制开关72 (P沟道晶体管MP20)截止，以结束由预充电电路17对正侧栅极电源电压VGH的升压操作(预充电操作)。
[0073]自时间t3以后，通过升压电路14进行的升压操作，正侧栅极电源电压VGH升高到预定电压(例如15 V)。另外，参照图8，与一般升压电路相似，铡侧栅极电源电压VGL在时间t4(此时正侧栅极电源电压VGH在预定电压变稳定)负向升高到预定电压(例如-15V)。
[0074]在本实施例中，虽然参考电源电压VCI1的提供在从时间t2至时间t3的周期期间没有执行，但是正侧栅极电源电压VGH升高到预定电压(在这种情况下为正侧模拟电源电压VSP(例如6 V))。因此，即使具有短上升时间的参考电源电压VCI1在时间t3开始被提供，参考电源电压VCI1也从不超过正侧栅极电源电压VGH。因此，不存在寄生晶体管在升压电路14的升压开关SW11至SW14中导通的情况，由此抑制闩锁效应的生成。
[0075]另外，本实施例的预充电电路17按照正侧栅极电源电压VGH的电压电平来控制参考电源电压VCI1的生成的开始以及升压电路14的升压操作的开始。因此，来自控制信号生成电路12的控制信号SEQ_DC2和VGIN1在第一实施例中是必需的，但是在第二实施例中不是必需的。
[0076][第三实施例]
第三实施例是第一实施例的修改示例，并且按照来自逻辑电路(控制信号生成电路12)的控制信号来控制参考电源电压VCI2向升压电路14的提供以及对结点N20(对其提供负侧栅极电源电压VGL)的预充电操作。下面参照图5、图6和图13至图16，将描述按照本发明的第三实施例的显示设备100。
[0077](显示设备的配置)
第三实施例与第一实施例的不同之处在于:在参考电源电压VCI2的提供开始之前对负侧栅极电源电压VGL(称作输出电压)进行预充电。除了这个不同方面之外的配置与第一实施例是相同的。下面将描述与第一实施例的不同方面。
[0078]升压电路14输出通过升高参考电源电压VCI 1所生成的正侧栅极电源电压VGH，并且输出通过负向升高参考电源电压VCI2所生成的负侧栅极电源电压VGL。详细来说，参照图6，第三实施例中的升压电路14的降压操作(称作负向升压操作)按照时钟信号CLK和CLKB以及包含控制信号SEQ_DC2的控制信号123来控制。
[0079]更详细来说，升压电路14包括电荷栗电路50，其通过对参考电源电压VCI2进行降压来生成负侧栅极电源电压VGL(参照图4和图13)。参照图13，电荷栗电路50具有升压开关SW21至SW24以及电容C3和C4。详细来说，升压开关SW21和升压开关SW22串联连接在结点N21 (对其提供参考电源电压VCI2)与地结点N23之间，以及升压开关SW23和升压开关SW24串联连接在结点N21与结点N20之间。电容C3连接在升压开关SW21和升压开关SW22与其连接的一个结点以及升压开关SW23和升压开关SW24与其连接的一个结点之间。另外，电容C4连接在结点N20与地结点N23之间。升压开关SW21至SW24通过图4所示的传输门来例示，以及开关操作基于从控制信号生成电路12所提供的时钟信号CLK和CLKB来控制。在这里，具有与提供给升压开关SW21和升压开关SW24的P沟道晶体管MP1 (N沟道晶体管)的时钟信号CLK(CLKB)的逻辑值相反的逻辑值的时钟信号CLKB (CLK)被提供给升压开关SW22和升压开关SW23的P沟道晶体管MP1 (N沟道晶体管)。另外，电荷栗电路50的操作开始和操作结束通过来自控制信号生成电路12的控制信号SEQ_DC2来控制。例如，电荷栗电路50在控制信号SEQ_DC2处于低电平时不操作，而在控制信号SEQ_DC2处于高电平时执行负向升压操作。
[0080]电荷栗电路50通过经过升压开关SW21至SW24的开关操作对电容C3和C4进行充电和放电来向结点N20输出提供给结点N21的参考电源电压VCI2的两倍的电压，作为负侧栅极电源电压VGL。注意，图13作为示例示出将电压负向升高两倍的电荷栗电路50，但是负向升压操作的倍数能够可选地通过改变升压开关和电容的连接数来改变。
[0081]虽然省略了配置的详细描述，但是升压电路14具有一般电荷栗电路，其通过升高参考电源电压veil来生成正侧栅极电源电压VGH。例如，生成正侧栅极电源电压VGH的电荷栗电路具有与图3所示电荷栗40相同的配置。但是，虽然图3中未示出，但是正侧模拟电源电压VSP经过沿正向连接的二极管来提供给结点N10。注意，虽然图3示出升高到模拟电源电压VSP的两倍的电压的电荷栗电路40，但是升压的倍数能够可选地通过改变升压开关和电容的连接数来改变。