驱动装置、显示装置和驱动方法
【技术领域】
[0001] 本发明涉及显示技术领域，特别涉及一种驱动装置、显示装置和驱动方法。
【背景技术】
[0002] 随着平板显示技术的不断进步，基于降低生产成本等方面的考虑，越来越多的显 示设备采用了双栅(Dual Gate)设计。如图1所示，在采用Dual Gate设计后，栅线的数目增 加一倍，对应数据线的数目减少一半。每一行像素单元中奇数列像素单元连接至同一条栅 线，偶数列像素单元连接至另一条相邻的栅线。具体地，参见图2,在显示驱动过程中，数据 写入方式为正"Z"。即，第一个扫描周期内栅线GOl高电平，第一行奇数列像素单元的薄膜晶 体管开启，数据线接收数据信号对第一行奇数列像素单元进行充电；第二扫描周期内栅线 G02高电平，第一行偶数列像素单元的薄膜晶体管开启，数据线对第一行偶数列像素单元进 行充电。以此类推，栅线G03、G04……、G010等依次高电平，配合数据线实现为对应的像素单 元进行充电。
[0003] 为了避免一直使用正电压或者负电压来驱动液晶分子，对液晶分子造成损害，业 内人士提出了数据线使用正负电压交互的方式来驱动液晶分子。即在多个扫描周期后，同 一数据线上的数据信号极性反转一次。在数据信号极性反转时，源极驱动电路输出数据信 号需要一段上升延迟时间(Rising Time)，所以在数据信号极性反转时，像素单元的数据写 入时间，会比未进行数据信号极性反转时，像素单元的数据写入时间短，进而导致某些列像 素单元的充电时间较多，某些列像素单元的充电时间较少。如图2所示，以2Line的极性翻转 方式为例，在栅线GOl高电平时，SOl写入R(GOl)的电压尚未达稳态；同样在栅线G03高电平 时，SOl写入R(G03)的电压尚未达稳态，同理R(G05)未达稳态……；而在栅线G02、G04、G06高 电平时，对应的SO 1写入G(G02)、G(G04)、G(G06)……等的电压均达到稳态。这样就会出现左 右像素单元亮度不均匀，一个相对偏暗，一个相对偏亮，即出现V-Iine现象。因此，如何在像 素单元亮度不均匀造成直条状显示痕迹时，实现亮度均匀，成为了时下一个研究热点。
【发明内容】
[0004] 为了解决现有技术的问题，本发明实施例提供了一种驱动装置、显示装置和驱动 方法。所述技术方案如下：
[0005] 第一方面，提供了一种驱动装置，所述装置包括栅极驱动电路、源极驱动电路和输 出使能信号驱动电路，
[0006] 所述栅极驱动电路与每一条栅线相连，用于在每一个扫描周期内向一条栅极线输 入栅极驱动信号；
[0007] 所述源极驱动电路与每一条数据线相连，用于在每一个扫描周期内向每一条数据 线输入数据信号，每预设数目个扫描周期，将向同一数据线输入的数据信号的极性翻转一 次；
[0008] 所述输出使能信号驱动电路与输出使能信号线相连，用于若第一扫描周期内所述 数据信号的极性发生翻转，则向所述输出使能信号线输入第一时长的电压信号，若第二扫 描周期内所述数据信号的极性未发生翻转，则向所述输出使能信号线输入第二时长的电压 信号，所述第二时长大于所述第一时长，所述第一时长和在所述第一扫描周期处于开启状 态的第一栅线的开启时间之和、与所述第二时长和在所述第二扫描周期处于开启状态的第 二栅线的开启时间之和相等，所述第一栅线和第二栅线为双栅结构下的任意两条栅线。
[0009] 可选地，所述输出使能信号驱动电路包括第一输入端、第二输入端、第一电压线、 第二电压线和输出端，
[0010] 所述输出使能信号驱动电路，用于当所述第一输入端输入的电压与所述第二输 入端输入的电压均为高电平或低电平时，在所述输出端输出所述第一电压线的电压，当所 述第一输入端输入的电压与所述第二输入端输入的电压中，一个为高电平另一个为低电平 时，在所述输出端输出所述第二电压线的电压。
[0011] 可选地，所述预设数目的大小为2。
[0012] 可选地，所述第一输入端输入的电压的上升沿与所述第二输入端输入的电压的上 升沿相对齐，
[0013] 所述第一输入端输入的电压的频率是所述第二输入端输入的电压的频率的2倍。
[0014] 可选地，所述第二输入端输入的电压的脉冲宽度与所述数据信号的极性发生翻转 时上升延迟时间的脉冲宽度一致。
[0015] 可选地，所述输出使能信号驱动电路包括第一晶体管、第二晶体管、第三晶体管、 第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体 管，
[0016] 所述第一晶体管、所述第二晶体管、所述第五晶体管、所述第八晶体管和所述第九 晶体管为P型晶体管；
[0017] 所述第三晶体管、所述第四晶体管、所述第六晶体管、所述第七晶体管、所述第十 晶体管为N型晶体管。
[0018] 可选地，所述第一晶体管的第一端与所述第一电压信号线相连，所述第一晶体管 的第二端与所述第二晶体管的第一端相连，所述第一晶体管的控制端与所述第二输入端相 连；
[0019] 所述第二晶体管的第二端分别与所述第三晶体管的第一端和所述第四晶体管的 第一端相连，所述第二晶体管的控制端与所述第一输入端相连；
[0020] 所述第五晶体管的第一端与所述第一电压信号线相连，所述第五晶体管的第二端 分别与所述第八晶体管的第二端和所述第九晶体管的第一端相连，所述第五晶体管的控制 端与所述第二输入端相连；
[0021] 所述第八晶体管的第一端与所述第一电压信号线相连，所述第八晶体管的第二端 与所述第九晶体管的第一端相连，所述第八晶体管的控制端与所述第一输入端相连；
[0022] 所述第九晶体管的第二端与所述输出端相连，所述第九晶体管的控制端与所述第 十晶体管的控制端相连。
[0023]可选地，所述第三晶体管的第二端与所述第二电压信号线相连，所述第三晶体管 的控制端与所述第二输入端相连；
[0024]所述第四晶体管的第二端与所述第二电压信号线相连，所述第四晶体管的控制端 与所述第一输入端相连；
[0025] 所述第六晶体管的第一端与所述输出端相连，所述第六晶体管的第二端与所述第 七晶体管的第一端相连，所述第六晶体管的控制端与所述第一输入端相连；
[0026] 所述第七晶体管的第二端与所述第二电压信号线相连，所述第七晶体管的控制端 与所述第二输入端相连；
[0027] 所述第十晶体管的第一端与所述输出端相连，所述第十晶体管的第二端与所述第 二电压信号线相连，所述第十晶体管的控制端与所述第二晶体管的第二端相连。
[0028] 可选地，所述输出端与所述输出使能信号线相连。
[0029]第二方面，提供了一种显示装置，所述显示装置包括上述驱动装置。
[0030]第三方面，提供了一种驱动方法，应用于上述驱动装置，其特征在于，所述方法包 括：
[0031] 在每一个扫描周期内，通过栅极驱动电路向一条栅线输入栅极驱动信号；
[0032] 在每一个扫描周期内，通过源极驱动电路向每一条数据线输入数据信号，并每预 设数目个扫描周期，将向同一数据线输入的数据信号的极性翻转一次；
[0033] 若第一扫描周期内所述数据信号的极性发生翻转，则向所述输出使能信号线输入 第一时长的电压信号，若第二扫描周期内所述数据信号的极性未发生翻转，则向所述输出 使能信号线输入第二时长的电压信号，所述第二时长大于所述第一时长，所述第一时长和 在所述第一扫描周期处于开启状态的第一栅线的开启时间之和、与所述第二时长和在所述 第二扫描周期处于开启状态的第二栅线的开启时间之和相等，所述第一栅线和第二栅线为 双栅结构下的任意两