一种光电集成电路及衬底制备方法

专利名称：一种光电集成电路及衬底制备方法
技术领域：
本发明涉及光电一体化领域，尤其涉及一种光电集成电路及衬底 制备方法。
背景技术：
当今光纤通信及光电信息处理技术在提高性能与降低成本的动 力推动下，正在实现光电子器件由分立转向集成的重大变革。现有的 分立光电子器件主要以化合物半导体材料为主，虽然这类材料性能优 良，但由于其高昂的制造、封装成本，材料特性及技术尚不成熟，因 而难以实现单片系统集成。而硅集成电路经过几十年的发展与积累，
近年绝缘体硅(Silicon on insulator, SOI)才支术成功实现了性能优良 的光波导系统，为光电系统的集成提供了可能的平台。
Luxtera公司利用Freescale公司的0.13pm绝缘体硅工艺技术， 实现了除光源以外的所有光电子器件的集成(参见图1)。根据美国 专利US7010208的披露，该技术的特点是光电子器件与CMOS集成 电路采用同一绝缘体硅衬底，绝缘体硅薄膜厚度与二氧化硅埋层的厚 度无法依据两者的需要进行各自的优化，而是在两者的性能之中进行 折衷。若不考虑光电集成需求，通常情况下S01 CMOS—般使用O.ljim 以下的硅薄膜和0.14nm左右的二氧化硅埋层(Buried Oxide， BOX ); 光学器件则常使用大于O.lum的硅层和大于ljim的BOX。这二者折 衷需要牺牲一定的性能。
这种技术路线的另一个突出的缺陷在于将CMOS集成电路限制 于特定公司的特定技术。绝缘体硅集成电路技术虽然在高速逻辑电路 中具备一定的性能优势，但是绝缘体硅集成电路技术并不是目前集成 电路技术的主流。相比于目前广泛应用的体硅集成电路技术，该技术只是局限于少数的几家公司，同时应用范围也相当狭窄。
与体硅技术相比，目前SOI无论集成技术、模型和设计库都不够 成熟，主流晶圆代工厂只有特许半导体(Chartered Semiconductors)和 台积电(TSMC)提供SOI逻辑电路的代工服务。绝缘体硅技术在射频、 高压、双极等技术领域的技术积累还很不完善，迄今为止，商业代工 厂还不能提供这几方面的代工。SOI光电集成芯片电学部分所必需的 射频技术无法实现商业代工，这极大限制了光电系统的集成；SOI逻 辑电路技术代工的不成熟，同样也限制着既有设计资源和经验的复用， 增加电学设计的成本和延长产品开发周期。

发明内容
本发明的目的是提出一种光电集成电路及衬底制备方法，能够通 过具有顶层硅薄膜和外延硅岛的混合衬底来满足光学器件和电学器件 的需求，从而根据光、电器件的不同需要来进行最优设计，以获得更 优性能。
为实现上述目的，本发明提供了一种光电集成电路，包括由部分 表面区域(5)的顶层硅薄膜(2)和另一部分表面区域(6)的外延硅 島(9 )构成的混合衬底，在所述顶层硅薄膜之下设有二氧化硅埋层(3 )， 在所述部分表面区域(5)设有光学器件(7)，在所述另一部分表面 区域(6)设有电学器件(8)。
在上述技术方案中，所述顶层硅薄膜(2)设在所述部分表面区 域(5)，在所述另一部分表面区域(6)设有外延硅岛(9)，所述二 氧化硅埋层(3)设于所述顶层硅薄膜(2)和所述硅衬底(1)之间， 在所述外延硅岛(9 )与所述顶层硅薄膜(2 )之间设有侧向保护层(4 )。
进一步的，所述顶层硅薄膜(2)的材料与硅衬底(1) /外延硅 岛(9)的材料相同。
进一步的，所述顶层硅薄膜(2)的材料与硅衬底(1) /外延硅 岛(9)的材料不同。
优选的，所述侧向保护层(4)的材料为二氧化硅和/或氮化硅。为实现上述目的，本发明还提供了一种混合衬底制备方法，包括 选择具有预设厚度的二氧化硅埋层和顶层硅薄膜的绝缘体硅衬 底材料；
除去对应于电学器件的部分表面区域的顶层硅薄膜； 对整个表面区域进行硅选择性外延掩蔽层的淀积； 除去所述部分表面区域的外延掩蔽层和二氧化硅埋层，并保证所
述顶层硅薄膜包于所述外延掩蔽层和二氧化硅埋层之间； 对所述部分表面区域进行选择性的外延硅岛的淀积； 除去对应于光学器件的另一部分表面区域的外延掩蔽层，并填充
所述外延硅岛和顶层硅薄膜之间的缝隙以构成侧向保护层，然后对所
述外延硅岛和顶层硅薄膜进行平坦化处理。
进一步的，所述除去顶层硅薄膜、外延掩蔽层和二氧化硅埋层的
操作具体为
通过光刻及随后的各向异性刻蚀的方式除去顶层硅薄膜、外延掩 蔽层和二氧化硅埋层。
优选的，所述平坦化处理为
采用化学机械抛光方法；或
采用选择性氧化硅岛，并去除氧化层的方法；或
先采用化学机械抛光方法，然后采用选择性氧化硅岛，并去除氧 化层的方法。
为实现上述目的，本发明还提供了另一种混合衬底制备方法，包
括
选择具有预设厚度的二氧化硅埋层和顶层硅薄膜的绝缘体硅村 底材料，并对整个表面区域进行选择性的外延掩蔽层的淀积；
除去对应于电学器件的部分表面区域的外延掩蔽层、顶层硅薄膜 和二氧化硅埋层；
对整个表面区域进行侧墙材料的淀积；
采用无光罩回刻技术，按照侧墙材料淀积厚度除去整个上表面区 域的侧墙材料，使顶层硅薄膜台阶周围留下侧墙；'对所述部分表面区域进行选择性的外延硅岛的淀积，并对所述外 延硅岛和顶层硅薄膜进行平坦化处理.
进一步的，所述除去顶层硅薄膜、外延掩蔽层和二氧化硅埋层的
操作具体为
通过光刻及随后的各向异性刻蚀方式除去顶层硅薄膜、外延掩蔽 层和二氧化硅埋层。
优选的，所述平坦化处理为 采用化学机械抛光方法；或 采用选择性氧化硅岛，并去除氧化层的方法；或 先采用化学机械抛光方法，然后采用选择性氧化硅岛，并去除氧 化层的方法。
基于上述技术方案，本发明通过选择性外延和光刻、刻蚀等手段 实现了外延硅岛和顶层硅薄膜的混合衬底，分别用于电学器件和光学 器件，从而能够分别实现这两种器件的优化设计，避免了由于光学器 件及电学器件的衬底规格折衷带来的整体性能降低和开发成本、周期 增加的问题，同时可以充分利用已有的体硅电学集成电路设计和制造 资源，降低系统设计、开发成本和周期。


此处所说明的附图用来提供对本发明的进一步理解，构成本申请 的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构 成对本发明的不当限定。在附图中
图1为现有技术中利用绝缘体硅集成光电器件的示意图。
图2为本发明光电集成电路的一实施例的结构示意图。
图3为本发明光电集成电路的另一实施例中的混合衬底的结构示意图。
图4a-4f为本发明混合村底的制备方法的一实施例的流程示意图。
图5a-5g为本发明混合衬底的制备方法的另 一 实施例的流程示意图。
具体实施例方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
区别于现有技术中在绝缘体硅村底上同时实现光学器件和电学 器件的做法，本发明实现一种基于混合衬底的光电集成电路，对绝缘 体硅衬底进行定制，即实现衬底上需要的区域(光学器件对应的表面 区域)有二氧化硅埋层，不需要的区域(电学器件对应的表面区域) 没有二氧化硅埋层。
混合衬底能够使得光学器件和电学器件的衬底设计能够分别根 据各自的需要实现，而不需要进行折衷，进而避免了折衷带来的性能
降低。对于混合衬底的设计可以采用以下的步骤
步骤一设计优化光学器件、系统，给出最优的绝缘体硅衬底规
格；
步骤二选用适当的体硅集成电路技术，并设计、优化系统的电
学部分；
步骤三合并电学、光学设计，在同一晶圆上分别实现上述衬底 类型和光学、电学器件，并完成互联集成。
现有技术中采用单一绝缘体硅衬底的光电集成系统设计则必须 在步骤一和二之间进行折衷，循环，从而得到光学，电学系统都能够 接受的，而不是最优的设计。其中电学部分(即SOI集成电路)的设 计和制造资源都紧缺，并且技术不成熟，给设计和制造带来很大的技 术难度。而本发明采用成熟的体硅集成电路设计和制造技术，在系统 性能和商业资源方面更为优越。
接下来，结合图2来说明一下本发明的光电集成电路的实施例。 本实施例中，从表面区域上看，光电集成电路主要包括两部分 一部 分表面区域(5)对应的是顶层硅薄膜(2)，在顶层硅薄膜(2)之下 有二氧化硅埋层(图2中未示出)，另一部分表面区域(6)对应的是外延硅岛(9),外延硅岛(9)之下没有二氧化硅埋层，这两部分衬 底构成混合衬底。其中在部分表面区域(5)设有光学器件(7)，例 如调制器、探测器、光波导等，在所述另一部分表面区域(6)设有电 学器件(8),例如CMOS器件等。
外延硅岛(9)和顶层硅薄膜(2)可以分别根据电学器件(8) 和光学器件(7)的需求进行设计，这样既发挥了现有技术中体硅衬底 对于电学器件比较成熟的优势，也避免了采用同 一衬底规格折衷带来 的性能降低的问题，在成本和技术难度上都会进一步降低。
在图2中的表面区域(5)和(6)分别为两个整块的矩形，但应 当理解，其他形状、大小的表面区域以及表面区域分块的多少也均适 用于本发明的构思，应该涵盖在本发明请求保护的技术方案范围当中。
如图3所示，为本发明光电集成电路的另一实施例中的混合衬底 的结构示意图。在本实施例中，通过切面的角度来说明混合衬底的结 构。顶层硅薄膜(2)设在部分表面区域(5)，在另一部分表面区域 (6)设有外延硅岛(9)，外延硅岛(9 )是通过选择性外延技术在硅 村底(1)上淀积的。二氧化硅埋层(3 )设在顶层硅薄膜(2 )和硅衬 底(1)之间，在外延硅岛(9 )与所述顶层硅薄膜(2 )之间设有侧向 保护层U)，来分隔光学器件(7)和电学器件(8)对应的表面区域。
顶层硅薄膜(2)的材料与硅衬底(1) /外延硅岛(9)的材料可 以相同，也可以不相同，这里的材料相同与否指的是材料的晶向、材 料或者混合材料的分配比等方面相同与否。设计人员可以根据光学、 电学器件的要求进行材料的优化。
在本实施例中，侧向保护层(4)的材料可以为二氧化硅和/或氮 化硅，也可以为其他与硅集成电路工艺兼容、并且对硅具有一定刻蚀 选择性的介质材料。
为了实现上述的混合衬底，可以采用适合光学器件的绝缘体硅衬 底，通过光刻/各向异性刻蚀依次去除电学器件部分的顶层硅薄膜和二 氧化硅埋层，再通过硅选择性外延实现电学器件所需要的外延硅岛(与 传统的体硅衬底相同)，而光学器件则依旧保留SOI衬底。对于制备上述混合衬底的方案，图4的(a)-(f)给出了制备过程，
包括
步骤a:根据光学器件、系统设计、优化的要求，选择具有预设 厚度的二氧化硅埋层3和顶层硅薄膜2的衬底材料。其中二氧化硅埋 层3及顶层硅薄膜2的厚度由光学器件、系统设计优化结果确定，其 厚度范围可以为O.Oljim到20nm;
步骤b:通过光刻及随后的各向异性刻蚀除去对应于电学器件的 部分表面区域的顶层硅薄膜2，要保证光刻、刻蚀的方法与硅集成电 路兼容；
步骤c:对整个表面区域进行硅选择性的外延掩蔽层41的淀积， 外延掩蔽层41的材料可以是二氧化硅或者是氮化硅，也可以是其他与 硅集成电路工艺兼容的材料，其厚度由硅选择性外延工艺决定；
步骤d:通过光刻和各向异性刻蚀，除去部分表面区域的外延掩 蔽层41和二氧化硅埋层3,并保证顶层硅薄膜2包于外延掩蔽层41 和二氧化硅埋层3之间，以防止硅选择性外延过程当中顶层硅薄膜2 的侧向生长。图4d中距离d的范围可以是0.1nm 100nm;
步骤e:对部分表面区域进行选择性的外延硅岛9的淀积，在外 延完成后，外延硅岛9的表面可以根据需要比光学部分的顶层硅薄膜 2的表面高0.1 2nm;
步骤f:除去对应于光学器件的另一部分表面区域的外延掩蔽层 41，并填充外延硅岛9和顶层硅薄膜2之间的缝隙以构成侧向保护层 4，然后对外延硅岛9和顶层硅薄膜2进行平坦化处理，获得需要的混 合衬底。平坦化处理可以采用化学机械抛光方法，也可以采用选择性 氧化硅岛，并去除氧化层的方法。也可以结合这两种方法，即先采用 化学机械抛光方法，然后采用选择性氧化硅岛，并去除氧化层的方法。
得到制备的混合衬底后，可以采用传统的硅集成电路制作工艺， 得到单片式光电集成电路。本发明的制备方法与现有的硅基集成电路 电路完全兼容，可以在不增加任何额外设备的基础上实现生产。
如图5a-5g所示，为本发明混合衬底的制备方法的另一实施例的流程示意图。制备流程包括以下步骤
步骤a:根据光学器件、系统设计、优化的要求，选择具有预设 厚度的二氧化硅埋层3和顶层硅薄膜2的绝缘体硅衬底材料。其中二 氧化硅埋层3及绝缘体硅薄膜2的厚度由光学器件、系统设计优化结 果确定，其厚度范围可以为0.01nm到20nm，其外延掩蔽层41，的材 料可以是二氧化硅，氮化硅以及任何适当的与硅集成电路技术兼容的 材料，其厚度由硅选择性外延工艺决定
步骤b:对整个表面区域进行硅选择性的外延掩蔽层41，的淀积 步骤c:通过光刻及随后的各向异性刻蚀除去对应于电学器件的 部分表面区域的外延掩蔽层41，、顶层硅薄膜2和二氧化硅埋层3。光 刻和各向异性刻蚀要求与硅集成电路兼容；
步骤d:对整个表面区域进行侧墙材料42的淀积，侧墙材料42 可以是二氧化硅，氮化硅，二氧化硅与氮化硅的结合，以及任何与硅 集成电路兼容，并与硅具有刻蚀选择性的介质材料，这里二氧化硅与 氮化硅的结合可以是二氧化硅与氮化硅按一定配比的混合物，也可以 是不同材料的分层；
步骤e:采用无光罩回刻技术，按照侧墙材料淀积厚度除去整个 上表面区域的侧墙材料42，使顶层硅薄膜台阶周围留下侧墙构成侧向 保护层4，这样顶层硅薄膜之上原有的外延掩蔽层41，也得以保留，从 而保护顶层硅薄膜2的侧面和上表面，避免在选择性外延中出现源于 顶层硅薄膜2的侧向生长和向上生长；
步骤f:对部分表面区域进行选择性的外延硅岛9的淀积，外延 硅岛9的厚度由顶层硅薄膜2和二氧化硅埋层3的厚度决定。在外延 完成后，外延硅岛9的表面可以根据需要比光学部分的顶层硅薄膜2 表面高0.1~2阿；
步骤g:对外延硅岛9和顶层硅薄膜2进行平坦化处理，得到要 求的混合衬底。平坦化处理可以但不限于采用化学机械抛光的方法或 选择性氧化硅岛并去除氧化层的方法，也可以采用这两者结合的平坦 化方法，例如，利用化学机械抛光技术进行平坦化将外延掩蔽层(同时作为化学机械抛光停止层)上的硅除去，再利用氧化、刻蚀技术使 得外延硅岛的表面与顶层硅薄膜平齐，同时除去化学机械抛光引起的 缺陷。
得到制备的混合衬底后，可以采用传统的硅集成电路制作工艺， 得到单片式光电集成电路。
对于本发明的光电集成电路来说，并不局限于通过上面的两种混 合衬底的制备方法实施例实现，还应当涵盖其他能够实现光电集成电 路的混合村底的制备方案。
对比已有的技术，本发明有以下优点
1、 本发明提出了一种与现有硅基集成电路技术完全兼容的单片 式光电集成电路方案，与化合物半导体光电系统相比，能够有效的降 低光学系统的成本，同时提高性能。
2、 本发明实现了同一衬底上光学器件与电学器件衬底的分离。 由于光学部分采用顶层硅薄膜，同时去除电学部分下的二氧化硅埋层， 能够针对光学部分的要求对顶层硅薄膜和二氧化硅埋层的厚度进行优 化，从而保证光学与电学各自性能优化和整体性能的提高。
3、 电学部分能够采用传统的体硅工艺技术而不是特定厂商特定 的绝缘体硅工艺技术。相比于绝缘体硅工艺，体硅工艺更加成熟，应 用更广泛，设计库的开发更完善，这就极大地方便了系统的设计，同 时降低了开发成本和缩短了开发周期。
4、 本发明相比于现有技术适应性更强，同一设计在不同的代工 厂之间转移更加方^f更。
最后应当说明的是:以上实施例仅用以说明本发明的技术方案而 非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属
领域的普通技术人员应当理解依然可以对本发明的具体实施方式
进 行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案 的精神，其均应涵盖在本发明请求保护的技术方案范围当中。
权利要求
1、一种光电集成电路，包括由部分表面区域(5)的顶层硅薄膜(2)和另一部分表面区域(6)的外延硅岛(9)构成的混合衬底，在所述顶层硅薄膜之下设有二氧化硅埋层，在所述部分表面区域(5)设有光学器件(7)，在所述另一部分表面区域(6)设有电学器件(8)。
2、 根据权利要求1所述的光电集成电路，其中所述顶层硅薄膜 (2)设在所述部分表面区域(5),在所述另一部分表面区域(6)设有外延硅岛(9)，所述二氧化硅埋层(3)设于所述顶层硅薄膜(2) 和所述硅衬底(1)之间，在所述外延硅岛(9 )与所述顶层硅薄膜(2 ) 之间设有侧向保护层(4)。
3、 根据权利要求2所述的光电集成电路，其中所述顶层硅薄膜 (2)的材料与硅衬底(1) /外延硅岛(9)的材料相同。
4、 根据权利要求2所述的光电集成电路，其中所述顶层硅薄膜 (2 )的材料与硅村底(1) /外延硅岛(9 )的材料不同。
5、 根据权利要求2所述的光电集成电路，其中所述侧向保护层 (4)的材料为二氧化硅和/或氮化硅。
6、 一种混合衬底制备方法，包括选择具有预设厚度的二氧化硅埋层和顶层硅薄膜的体硅衬底材料；除去对应于电学器件的部分表面区域的顶层硅薄膜； 对整个表面区域进行硅选择性的外延掩蔽层的淀积； 除去所述部分表面区域的外延掩蔽层和二氧化硅埋层，并保证所述顶层硅薄膜包于所述外延掩蔽层和二氧化硅埋层之间； 对所述部分表面区域进行选择性的外延硅岛的淀积； 除去对应于光学器件的另一部分表面区域的外延掩蔽层，并填充所述外延硅岛和顶层硅薄膜之间的缝隙以构成侧向保护层，然后对所述外延硅岛和顶层硅薄膜进行平坦化处理。
7、 根据权利要求6所述的混合衬底制备方法，其中所述除去顶层硅薄膜、外延掩蔽层和二氧化硅埋层的操作具体为通过光刻及随后的各向异性刻蚀的方式除去顶层硅薄膜、外延掩 蔽层和二氧化硅埋层。
8、 根据权利要求6所述的混合衬底制备方法，其中所述平坦化 处理为采用化学机械抛光方法；或 采用选择性氧化硅岛，并去除氧化层的方法；或 先采用化学机械抛光方法，然后采用选择性氧化硅岛，并去除氧 化层的方法。
9、 一种混合衬底制备方法，包括选择具有预设厚度的二氧化硅埋层和顶层硅薄膜的体硅村底材 料，并对整个表面区域进行硅选择性的外延掩蔽层的淀积；除去对应于电学器件的部分表面区域的外延掩蔽层、顶层硅薄膜 和二氧化硅埋层；对整个表面区域进行侧墙材料的淀积；采用无光罩回刻技术，按照侧墙材料淀积厚度除去整个上表面区 域的侧墙材料，使顶层硅薄膜台阶周围留下侧墙；对所述部分表面区域进行选择性的外延硅岛的淀积，并对所述外 延硅岛和顶层硅薄膜进行平坦化处理。
10、 根据权利要求9所述的混合衬底制备方法，其中所述除去顶 层硅薄膜、外延掩蔽层和二氧化硅埋层的操作具体为通过光刻方式及随后的各向异性刻蚀除去顶层硅薄膜、外延掩蔽 层和二氧化硅埋层。
11、 根据权利要求9所述的混合衬底制备方法，其中所述平坦化 处理为采用化学机械抛光方法；或 采用选择性氧化硅岛，并去除氧化层的方法；或 先采用化学机械抛光方法，然后采用选择性氧化硅岛，并去除氧 化层的方法。
全文摘要
本发明涉及一种光电集成电路，包括由部分表面区域(5)的顶层硅薄膜(2)和另一部分表面区域(6)的外延硅岛(9)构成的混合衬底，在顶层硅薄膜之下设有二氧化硅埋层，在部分表面区域(5)设有光学器件(7)，在另一部分表面区域(6)设有电学器件(8)。本发明还涉及一种混合衬底制备方法。本发明通过选择性外延和刻蚀/光刻等手段在绝缘体硅衬底上实现了外延硅岛/顶层硅薄膜的混合衬底，分别对应电学器件和光学器件，从而能够分别实现这两种衬底的优化设计，避免了由于光学器件及电学器件的衬底规格折衷带来的整体性能降低和开发成本增加的问题，同时可以充分利用已有的体硅电学集成电路设计和制造资源，降低系统设计和开发成本。
文档编号G02B6/12GK101566705SQ20091014780
公开日2009年10月28日 申请日期2009年6月12日 优先权日2009年6月12日
发明者荣 杨, 王志玮, 旺 陈 申请人:Nano科技(北京)有限公司