一种阵列基板、显示装置及制作方法
【技术领域】
[0001]本发明涉及液晶显示领域，特别是一种阵列基板、显示装置及制作方法。
【背景技术】
[0002]在现有的阵列基板中，像素电极都是与薄膜晶体管的漏电极连接。以图1所示的底栅型阵列基板为例，衬底基板I上的薄膜晶体管包括栅电极2、源电极5、漏电极6以及连接源电极5和漏电极6的有源层4。阵列基板的像素电极8通过钝化层7的过孔与漏电极6连接。
[0003]通过图1可以看出，现有技术中的薄膜晶体管结构是由源电极5、有源层4和漏电极6平铺而成的，因此占据着非常大的面积(即图1中的a区域)。在阵列基板上，阵列基板的开口率主要就是由薄膜晶体管的面积大小所决定的，因此现有薄膜晶体管结构影响了阵列基板的开口率。
【发明内容】
[0004]本发明要解决的技术问题是提供一种阵列基板、显示装置及制作方法，能够有效改善阵列基板的开口率。
[0005]为解决上述技术问题，本发明的实施例提供一种阵列基板，包括衬底基板，所述衬底基板上形成有透明导电图形、栅电极、有源层以及与所述有源层连接的源电极；
[0006]所述透明导电图形与所述源电极之间设置有包括过孔的绝缘层；
[0007]所述透明导电图形包括通过所述过孔与所述有源层连接的第一部分，所述第一部分作为漏电极，与所述栅电极、有源层以及源电极，组成薄膜晶体管结构。
[0008]其中，所述透明导电图形还包括作为像素电极的第二部分。
[0009]其中，所述绝缘层为钝化层，所述钝化层位于所述源电极上方；
[0010]所述衬底基板上还形成有栅绝缘层，所述栅绝缘层设置在所述栅电极与所述源电极之间。
[0011 ] 其中，所述绝缘层为栅绝缘层，所述栅绝缘层设置在所述栅电极与所述源电极之间；
[0012]所述透明导电图形与所述栅电极同层设置。
[0013]其中，所述有源层为氧化物半导体层。
[0014]此外，本发明的另一实施例还提供一种显示装置，包括上述的阵列基板。
[0015]此外，本发明的另一实施例还提供一种阵列基板的制作方法，至少包括在衬底基板上形成有透明导电图形、薄膜晶体管以及间隔所述透明导电层与所述薄膜晶体管的源电极的绝缘层的步骤，所述绝缘层具有过孔；
[0016]其中，在形成薄膜晶体管的步骤中，只形成栅电极、源电极以及有源层；
[0017]形成包括有通过所述过孔与所述有源层连接的第一部分的所述透明导电图形，所述第一部分作为漏电极，与所述栅电极、有源层以及源电极，组成薄膜晶体管结构。
[0018]其中，所述透明导电图形还包括作为像素电极的第二部分。
[0019]其中，所述绝缘层为钝化层，所述制作方法具体包括:
[0020]在衬底基板上形成栅电极和扫描线；
[0021]在形成有栅电极和扫描线的衬底基板上，形成栅绝缘层；
[0022]在形成有栅绝缘层的衬底基板上，形成源电极、数据线和与该源电极连接的有源层；
[0023]在形成有源电极、数据线和有源层的衬底基板上，形成具有过孔的钝化层；
[0024]在形成有钝化层的衬底基板上，形成透明导电图形，所述透明导电图形的第一部分通过所述钝化层的过孔，与所述有源层连接。
[0025]其中，所述绝缘层为栅绝缘层，所述制作方法具体包括:
[0026]在衬底基板上形成栅电极、扫描线和透明导电图形；
[0027]在形成有栅电极、扫描线和透明导电图形的衬底基板上，形成具有过孔的栅绝缘层；
[0028]在形成有栅绝缘层的衬底基板上，形成源电极、数据线和与该源电极连接的有源层，所述有源层通过所述栅绝缘层的过孔与所述透明导电图形的第一部分连接。
[0029]本发明的上述技术方案的有益效果如下:
[0030]在本发明的方案中，薄膜晶体管不再是现有技术中那样平铺而成，而是有一部分形成在绝缘层上的过孔中，形成垂直分离的立体结构。因此相比于现有技术，薄膜晶体管的占用面积更小，从而缩短了整个阵列基板上各像素区域之间的间隙，进而改善开口率。
【附图说明】
[0031]图1为现有的顶栅型阵列基板的结构示意图；
[0032]图2为本发明的阵列基板中，薄膜晶体管的结构示意图；
[0033]图3-图6分别为本发明的阵列基板对应不同实现方式的结构示意图；
[0034]图7A-图7D为本发明的阵列基板的制作方法的详细示意图；
[0035]图8A-图SB为本发明的阵列基板的另一制作方法的详细示意图。
【具体实施方式】
[0036]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0037]针对上述现有技术问题，本发明的实施例提供一种新结构的阵列基板，能够有效改善开口率。作为示例性介绍，以图2所示的底栅型阵列基板为例，该阵列基板包括:衬底基板1，在衬底基板I上形成有透明导电图形6、栅电极2、有源层4以及与所述有源层4连接的源电极6 ；
[0038]其中，透明导电图形与源电极6之间设置有包括过孔的绝缘层7 ;
[0039]透明导电图形6包括通过绝缘层的过孔与所述有源层连接的第一部分，所述第一部分作为漏电极，与栅电极2、有源层4以及源电极5，组成薄膜晶体管结构。
[0040]在本实施例的阵列基板中，薄膜晶体管的一部分形成在绝缘层上的过孔中，从而形成垂直分离的立体结构。与图1相对比可知，本实施例的薄膜晶体管面积b明显要小于现有技术中的薄膜晶体管面积a，因此能够让像素电极占据更多面积，从而提高阵列基板的开口率。
[0041 ] 下面通过几种实现方式详细介绍本实施例的阵列基板结构。
[0042]实现方式一
[0043]在本实现方式一中，如图3所示，阵列基板包括:
[0044]衬底基板I ;
[0045]形成在衬底基板I上的栅电极2、栅绝缘层3、有源层4 (有源层可以是氧化物半导体层)、源电极5。在源电极5上还形成有具有过孔的钝化层7，该钝化层7即为上文所述的绝缘层。在钝化层7上进一步形成有透明导电图形，透明导电图形由两部分组成，即作为漏电极6的第一部分以及作为像素电极8的第二部分。
[0046]通过图3可以看出，在本实现方式一的阵列基板结构中，漏电极I是竖直形成在钝化层7的过孔之中，与现有技术的平铺而成相比较，减少了横向的占用面积。这最终使得整个薄膜晶体管更小，从而缩短了各像素区域之间的间距，使阵列基板的开口率得到了有效的提升。
[0047]当然，作为一个优选方案，在上述基础之上，像素电极即作为整个透明导电图形。即像素电极直接代替漏电极与有源层进行连接。如此一来，现有技术的阵列基板结构不同的是，整个薄膜晶体管结构不需要再包括漏电极，可进一步减少占用面积。
[0048]实现方式二
[0049]在本实现方式二中，如图4所示，阵列基板包括:
[0050]衬底基板I ;
[0051]在衬底基板I上形成的有源层4和源电极5。在源电极5上方还设置有具有过孔的栅绝缘层3，该栅绝缘层3即为上文所述的绝缘层。在栅绝缘层3上进一步设置有栅电极2，以及由漏电极6和像素电极8构成的透明导电图形。
[0052]与实现方式一不同的是，实现方式二所示的阵列基板为顶栅结构，该结构的优势是:栅电极2和透明导电图形可以同层同材料设置，并能够通过一次构图工艺形成。
[0053]实现方式三
[0054]在本实现方式二中，如图5所示，阵列基板包括:
[0055]衬底基板I ;
[0056]形成在衬底基板I上的栅电极2以及透明导电图形。透明导电图形由两部分组成，即作为漏电极6的第一部分以及作为像素电极8的第二部分。在栅电极2上形成具有过孔的栅绝缘层3。在栅绝缘层3上方，形成源电极5以及有源层4。其中，有源层4通过栅绝缘层3上的过孔与漏电极6连接，进而组成由源电极5、有源层4和漏电极6构成的薄膜晶体管结构。
[0057]通过图5可以看出，在本实现方式三的阵列基板结构中，有源层4是竖直形成在栅绝缘层3的过孔之中，与现有技术的平铺而成相比较，更能节省占用面积。这