阵列基板及其制作方法以及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体而言，涉及一种阵列基板、一种显示装置和一种阵列基板制作方法。
【背景技术】
[0002]TFT (薄膜场效应晶体管)驱动显示装置是目前显示领域的主流技术。薄膜场效应晶体管显示器通常包括彩膜基板和TFT阵列基板，TFT阵列基板包括多个像素单元，每个像素单元对应一个TFT。在TFT栅极上施加一定的电压时，当栅极电压达到阈值电压后，沟道开启(即有源层开启)，从而导通源极和漏极，数据线中的信号通过源极传输至漏极，进而对与漏极电连接的像素电极进行控制。像素电极和公共电极之间的电压差驱动液晶分子产生不同的旋转角度实现不同的光透过强度，从而显示不同画面。因此TFT是否正常工作直接导致像素单元的显示效果。
[0003]其中，在数据线与扫描线(栅线)、数据线与公共电极线跨接处，由于不同的金属层对光反射强度的差异，在经过掩膜板曝光后，跨接处的数据线线宽与未跨接处出现差异。对于窄线宽设计产品，跨接处线宽变小会增加数据线发生断路风险，如图1所示，由于数据线4和公共电极线3所采用的金属材料不同，在经过掩模板曝光后，在跨接处所形成的数据线4相对于其他位置的数据线4较窄，断路风险较大。
[0004]现有技术中采用在掩膜板上提高跨接处线宽的设计，但是该方法会增加数据线与公共电极线或数据线与扫描线之间的耦合电容，例如图2所示，在跨接处所形成的数据线4相对于其他位置的数据线4较宽，增大了数据线4与公共电极线3的耦合电容，仍旧会产生不良影响。
【发明内容】
[0005]本发明所要解决的技术问题是，如何避免在形成数据线时，数据线与其他布线重叠(跨接)处产生的线宽差异。
[0006]为此目的，本发明提出了一种阵列基板，包括:
[0007]基底；
[0008]设置于所述基底之上的栅线、公共电极线和数据线；
[0009]设置于所述公共电极线与所述数据线的第一重叠区域，且位于所述公共电极线和所述数据线之间的第一间隔层，所述第一间隔层在所述数据线的宽度方向上向至少一侧延伸预设长度；
[0010]和/或
[0011]设置于所述栅线与所述数据线的第二重叠区域，且位于所述栅线和所述数据线之间的第二间隔层，所述第二重叠区域的第二间隔层在所述数据线的宽度方向上向至少一侧延伸预设长度。
[0012]优选地，所述第一间隔层在所述数据线的宽度方向上向两侧延伸预设长度；和/或
[0013]所述第二重叠区域的第二间隔层在所述数据线的宽度方向上向两侧延伸预设长度。
[0014]优选地，所述第一间隔层在所述数据线的长度方向上向至少一侧延伸预设长度；和/或
[0015]所述第二重叠区域的第二间隔层在所述数据线的长度方向上向至少一侧延伸预设长度。
[0016]优选地，所述第一间隔层在所述数据线的长度方向上向两侧延伸预设长度；和/或
[0017]所述第二重叠区域的第二间隔层在所述数据线的长度方向上向两侧延伸预设长度。
[0018]优选地，还包括:
[0019]设置于所述基底之上的栅极，
[0020]所述第二间隔层还设置于所述栅极与所述数据线的第三重叠区域，且位于所述栅极和所述数据线之间，
[0021]所述第三重叠区域的第二间隔层在所述数据线的宽度方向上向至少一侧延伸预设长度。
[0022]优选地，所述第三重叠区域的第二间隔层在所述数据线的宽度方向上向两侧延伸预设长度。
[0023]优选地，所述第三重叠区域的第二间隔层在所述数据线的长度方向上向至少一侧延伸预设长度。
[0024]优选地，所述第三重叠区域的第二间隔层在所述数据线的长度方向上向两侧延伸预设长度。
[0025]优选地，还包括:
[0026]设置于所述栅极之上的有源层，
[0027]其中，所述第一间隔层和/或第二间隔层与所述有源层处于同一层，且所述第二间隔层与所述有源层相连。
[0028]优选地，还包括:
[0029]设置在所述有源层之上的欧姆接触层；
[0030]设置在所述欧姆接触层之上的源极和漏极；
[0031]设置在所述源极和漏极之上的钝化层；
[0032]设置在所述钝化层之上的像素电极，
[0033]其中，所述像素电极通过所述钝化层中的过孔与所述漏极电连接。
[0034]本发明还提出了一种显示装置，包括上述任一项所述的阵列基板。
[0035]本发明还提出了一种阵列基板制作方法，包括:
[0036]在基底上形成栅线和公共电极线；
[0037]在所述栅线上形成半导体层；
[0038]对所述半导体层进行处理，以在所述公共电极线上形成第一间隔层，所述第一间隔层在待形成的数据线的宽度方向上向至少一侧延伸预设长度，
[0039]和/或在所述栅线上形成第二间隔层，所述第二间隔层在待形成的数据线的宽度方向上向至少一侧延伸预设长度；
[0040]形成数据线，以使所述数据线在所述第一间隔层处与所述公共电极线重叠，和/或在所述第二间隔层处与所述栅线重叠。
[0041]优选地，在形成所述栅线时，在所述基底上形成栅极，
[0042]所述对所述半导体层进行处理还包括:
[0043]在所述栅极之上形成在所述数据线的宽度方向上向至少一侧延伸预设长度的第二间隔层，
[0044]所述形成数据线还包括:
[0045]使所述数据线在所述第二间隔层处与所述栅极重叠。
[0046]优选地，所述对所述半导体层进行处理还包括:
[0047]在所述栅极之上形成有源层，使所述有源层与所述第二间隔层相连。
[0048]优选地，还包括:
[0049]在所述有源层之上形成欧姆接触层；
[0050]在所述欧姆接触层之上形成源极和漏极；
[0051]在所述源极和漏极之上形成钝化层；
[0052]在所述钝化层中形成过孔；
[0053]在所述钝化层之上形成像素电极，使所述像素电极通过所述过孔与所述漏极电连接。
[0054]优选地，所述对所述半导体层进行处理包括:
[0055]对所述半导体层进行蚀刻。
[0056]根据上述技术方案，通过设置第一间隔层和/或第二间隔层，可以增加重叠部分公共电极线与数据线的间距，和/或重叠部分栅线与数据线的间距。通过增加上述间距可以在对数据线金属层进行曝光时，降低公共电极层金属和/或栅线层金属与数据线层金属对光反射率不同造成的数据线线宽，从而大大提高数据线线宽均匀性，减小窄线宽设计产品数据线发生Open (断路)的风险，提高产品良率。
【附图说明】
[0057]通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中:
[0058]图1示出了现有技术中一种阵列基板的结构示意图；
[0059]图2示出了现有技术中另一种阵列基板的结构示意图；
[0060]图3示出了根据本发明一个实施例的阵列基板的结构示意图；
[0061]图4示出了图3中的阵列基板沿AA’的截面示意图；
[0062]图5示出了图3中的阵列基板沿BB’的截面示意图；
[0063]图6示出了图3中的阵列基板沿CC’的截面示意图；
[0064]图7示出了根据本发明又一个实施例的阵列基板的结构示意图；
[0065]图8示出了图7中的阵列基板沿DD’的截面示意图；
[0066]图9示出了图7中的阵列基板沿EE’的截面示意图；
[0067]图10示出了根据本发明一个实施例的阵列基板制作方法的示意流程图。
[0068]附图标号说明:
[0069]1-基底；2-栅极；3-公共电极线；4_数据线；5-栅线；6_有源层；7_欧姆接触层；8-源极；9-漏极；10_第一间隔层；11_钝化层；12_像素电极；13_栅绝缘层；20_第二间隔层O
【具体实施方式】
[0070]为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和【具体实施方式】对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
[0071]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
[0072]实施例一
[0073]如图3所示，根据本发明一个实施例的阵列基板，包括:
[0