10和第三绝缘层13的第一过孔12连接第一极72。第三绝缘层13增加了像素电极5和数据线3之间绝缘层的厚度，尽量减小了寄生电容，从而在显示时减轻了串扰现象。第三绝缘层13通常采用有机绝缘层，有机绝缘层容易做得较厚，以方便增大像素电极5和数据线3之间的距离。
[0045]每个像素中还包括存储电容的结构，本实施例第一种形成存储电容的结构如图1和2所示，像素电极5与公共电极线4具有重叠的区域。在该重叠区域像素电极5和公共电极线4间隔有第二绝缘层10 (及第三绝缘层13)，使得像素电极5与公共电极线4之间形成存储电容的结构。
[0046]本实施例第二种形成存储电容的结构如图3和4所示，还包括:存储电极2，该存储电极2形成在公共电极线4对应的区域，即与公共电极线4重叠，存储电极2和公共电极线4间隔第一绝缘层9，且通过穿过第一绝缘层9和第二绝缘层10 (及第三绝缘层13)的第二过孔6连接像素电极5，存储电极2与公共电极线4之间形成存储电容。
[0047]为了节省制作工艺，存储电极2和栅线1位于同一层，两者可以在同一次制作工艺中形成。
[0048]由于该阵列基板可以用于没有彩膜的显示装置，因此不需要形成亚像素的结构(即子像素也为像素)，像素电极5的形状为具有条状镂空的正方形。
[0049]本实用新型还提供了一种显示装置，包括上述的阵列基板、与该阵列基板对置的对置基板及两基板间的液晶。阵列基板和对置基板上分别形成有相互垂直的配向。通过垂直的配向使配向层的暗纹区在配向层平面呈垂直分布，且正好与像素畴的暗纹区重叠(阵列基板和对置基板各自的配向层上的配向图案叠加后会产生暗纹区，相互垂直的配向使得叠加后产生的暗纹区也垂直分布)，这样就可以减小配向层的暗纹区对透过率的损失。
[0050]对置基板上对应所述像素电极的区域为无色透明区域，进一步提高透过率。
[0051]该显示装置可以是ADS模式或TN模式，对于ADS模式的显示装置，公共电极形成在阵列基板上，且与公共电极线连接。对于TN模式的显示装置，公共电极形成在对置基板上，在对盒后与公共电极线连接。
[0052]制作上述阵列基板的方法如图5所示，包括:
[0053]步骤S510，在衬底基板上形成包括栅线和栅极的图形。
[0054]步骤S520，依次形成包括第一绝缘层的图形、包括有源层的图形，并使所述有源层位于栅线和待形成的数据线交叉的区域。
[0055]步骤S530，形成包括数据线、公共电极线和薄膜晶体管的第一极和第二极的图形，使所述公共电极线将显示区域划分成多个像素区域，所述像素区域包括:至少两个像素畴区域，所述数据线和栅线相交，且所述栅线和数据线中至少一条形成在所述像素畴区域之间的暗纹区。
[0056]步骤S540，形成包括第二绝缘层和穿过所述第二绝缘层的第一过孔。
[0057]步骤S550，在每个所述像素区域形成包括像素电极的图形，其中，所述像素电极与像素畴区域对应的部分包括条状镂空，所述像素电极通过第一过孔连接所述薄膜晶体管的第一极。
[0058]本实施例中，具体制作图1和图2的阵列基板制作方法，如图6?8所示，包括:
[0059]在衬底基板(图中未示出)上形成包括栅线1和栅极11的图形。
[0060]形成包括第一绝缘层和有源层71的图形，使有源层71位于栅线1和待形成的数据线3交叉的区域。
[0061 ] 形成包括数据线3、公共电极线4和第一极72的图形，使公共电极线4将显示区域划分成多个像素区域，且使栅线1和数据线3相互垂直，位于待形成的具有两行、两列四个像素畴区域的像素电极的像素畴区域之间对应的区域。
[0062]形成包括第二绝缘层和穿过所述第二绝缘层的第一过孔的图形；
[0063]形成包括具有两行、两列四个像素畴区域的像素电极的图形，像素电极通过第一过孔连接所述第一极72，最终形成如图1和2的结构。
[0064]为了减轻像素电极和数据线3之间的串扰，在形成第二绝缘层的步骤之后、形成像素电极的步骤之前还在第二绝缘层上形成第三绝缘层，所述第一过孔穿过第三绝缘层和第二绝缘层。第三绝缘层通常采用有机绝缘层。
[0065]为了形成存储电容，形成包括具有至少两个像素畴区域的像素电极的图形时，使所述像素电极与公共电极线具有重叠的区域。像素电极与公共电极线之间间隔第二绝缘层和第三绝缘层，从而形成存储电极。
[0066]如图9?11所示，示出了制作图3和图4的带有存储电极结构的阵列基板制作流程。
[0067]如图9所示，在衬底基板上形成包括栅线1的图形时，在公共电极线4对应的区域还同时形成存储电极2的图形。
[0068]如图10所示，形成包括第一绝缘层和有源层71的图形，使有源层71位于栅线1和待形成的数据线3交叉的区域。
[0069]如图11所示，形成包括数据线3、公共电极线4和第一极72的图形，使公共电极线4划分成多个像素阵列，且使栅线1和数据线3相互垂直，位于待形成的具有至少两个像素畴区域的像素电极的像素畴区域之间对应的区域。
[0070]之后在形成包括第二绝缘层的同时还在第一极72对应区域形成穿过所述第二绝缘层的第一过孔，及在存储电极2对应的区域形成穿过第一绝缘层和第二绝缘层的第二过孔，使像素电极通过所述第二过孔连接所述存储电极2，存储电极2和公共电极线4形成存储电容。
[0071]形成包括具有两行、两列四个像素畴区域的像素电极的图形，像素电极通过第一过孔连接第一极72，并通过第二过孔连接存储电极2，最终形成如图3和4的结构。
[0072]为了减轻像素电极和数据线3之间的串扰，在形成第二绝缘层的步骤之后、形成像素电极的步骤之前还在第二绝缘层上形成第三绝缘层，第一过孔穿过第三绝缘层和第二绝缘层，第二过孔穿过第三绝缘层、第二绝缘层和第一绝缘层。第三绝缘层通常采用有机绝缘层。
[0073]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种阵列基板，其特征在于，包括:形成在衬底基板上的栅线、数据线、公共电极线，所述公共电极线将显示区域划分成多个像素区域，每个所述像素区域内都设置有像素电极； 其中，所述像素区域包括:至少两个像素畴区域，所述像素电极与所述像素畴区域对应的部分具有条状镂空，所述栅线和数据线相交，且所述栅线和数据线中至少一条形成在所述至少两个像素畴区域之间的暗纹区，所述栅线和数据线的交叉处形成有薄膜晶体管，所述薄膜晶体管连接所述栅线、数据线和像素电极，所述栅线和数据线之间间隔第一绝缘层，所述数据线和像素电极之间间隔第二绝缘层。2.如权利要求1所述的阵列基板，其特征在于，每个所述像素区域包括:两行、两列四个像素畴区域；所述栅线和数据线相互垂直，且均形成在所述四个像素畴区域之间的暗纹区。3.如权利要求1或2所述的阵列基板，其特征在于，所述像素电极具有的条状镂空相对于其对应的暗纹区对称。4.如权利要求1或2所述的阵列基板，其特征在于， 所述栅线形成在所述衬底基板之上； 所述数据线、公共电极线和薄膜晶体管的第一极位于同一层，位于所述栅线上方且与所述栅线间隔所述第一绝缘层； 所述薄膜晶体管的栅极和栅线一体形成； 所述薄膜晶体管的有源层位于所述栅极上方，与所述栅极间隔所述第一绝缘层，且电连接所述薄膜晶体管的第一极和第二极； 所述薄膜晶体管的第二极与所述数据线一体形成； 所述像素电极位于所述数据线上方，所述像素电极通过穿过所述第二绝缘层的过孔连接所述薄膜晶体管的第一极。5.如权利要求4所述的阵列基板，其特征在于，所述第二绝缘层与像素电极之间还形成有第三绝缘层，所述像素电极通过穿过所述第二绝缘层和第三绝缘层的过孔连接所述薄膜晶体管的第一极。6.如权利要求1或2所述的阵列基板，其特征在于，还包括:存储电极，所述存储电极形成在所述公共电极线对应的区域，与所述公共电极线间隔所述第一绝缘层，且连接像素电极，所述存储电极与公共电极线之间形成存储电容。7.如权利要求6所述的阵列基板，其特征在于，所述存储电极和栅线位于同一层。8.如权利要求1或2所述的阵列基板，其特征在于，所述像素电极与所述公共电极线具有重叠的区域，与所述公共电极线间隔所述第二绝缘层，所述像素电极与公共电极线之间形成存储电容。9.如权利要求1或2所述的阵列基板，其特征在于，所述像素电极的形状为具有条状镂空的正方形。10.一种显示装置，其特征在于，包括如权利要求1?9中任一项所述的阵列基板、与所述阵列基板对置的对置基板及两基板间的液晶，所述阵列基板和对置基板上分别形成有相互垂直的配向层，所述配向层的暗纹区均与所述像素畴区域之间的暗纹区重叠。11.如权利要求10所述的显示装置，其特征在于，所述对置基板上对应所述像素电极的区域为无色透明区域。
【专利摘要】本实用新型涉及显示技术领域，公开了一种阵列基板及显示装置，包括：形成在衬底基板上的栅线、数据线、公共电极线，公共电极线将显示区域划分成多个像素区域，每个像素区域内都设置有像素电极；其中，像素区域包括：至少两个像素畴区域，像素电极与像素畴区域对应的部分具有条状镂空，栅线和数据线相交，且栅线和数据线中至少一条形成在至少两个像素畴区域之间的暗纹区，栅线和数据线的交叉处形成有薄膜晶体管，薄膜晶体管连接栅线、数据线和像素电极，栅线和数据线之间间隔第一绝缘层，数据线和像素电极之间间隔第二绝缘层。本实用新型将数据线和栅线中至少一条形成在像素畴区域之间的暗纹区，提高像素开口率，从而提高透明TFT-LCD的透过率。
【IPC分类】H01L27/12, G02F1/1362
【公开号】CN205003420
【申请号】CN201520784685
【发明人】周纪登
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司
【公开日】2016年1月27日
【申请日】2015年10月10日