可变电阻陶瓷和含该可变电阻陶瓷的多层构件以及该可变电阻陶瓷的制备方法
【专利说明】可变电阻陶瓷和含该可变电阻陶瓷的多层构件以及该可变电 阻陶瓷的制备方法
[0001] 本申请是申请号为201080006018.2(PCT/EP2010/051188)、申请日为2010年2月 1 日的发明专利申请的分案申请。
技术领域
[0002] 本发明涉及一种可变电阻陶瓷。
【背景技术】
[0003] 可变电阻陶瓷的普遍性问题是达到低介电常数（er)。同时应确保在高电流范围 (ESD，8/20)中足够高的开关强度下的高非线性和低漏电流。
【发明内容】
[0004] 该目的是通过本发明的可变电阻陶瓷以及含该可变电阻陶瓷的多层构件和该可 变电阻陶瓷的制备方法实现的。
[0005] 可变电阻是与电压有关的电阻，并可用作过电压保护。
【附图说明】
[0006] 图1示出多层可变电阻的制备过程流程示意图。
[0007] 图2示出多层可变电阻的结构。
[0008] 图3左方示出E⑶脉冲的特性曲线，右方示出8/20脉冲的特性曲线。
【具体实施方式】
[0009] 本发明的一个实施方案涉及一种可变电阻陶瓷，其包含下列材料： -Zn作为主组分， _ Pr含量达0.1 - 3原子％， -选自￥、11〇4心￥13、1^的金属1，其含量达0.1 - 5原子％。
[0010] 在一种实施方案中，Μ是Y或Lu。
[0011] 在一种实施方案中，Co的含量为0.1 -10原子％，其中该Co优选以Co2+存在。
[0012] 在一种实施方案中，Ca的含量为0.001 - 5原子％，其中该Ca优选以Ca2+存在。
[0013] 在一种实施方案中，Si的含量为0.001-0.5原子％，其中该Si优选以Si4+存在。
[0014] 在一种实施方案中，A1的含量为0.001 - 0.1原子％，其中该A1优选以Al3+存在。
[0015] 在一种实施方案中，Cr的含量为0.001 - 5原子％，其中该Cr优选以Cr3+存在。
[0016] 在一种实施方案中，B的含量为0.001 - 5原子％，其中该B优选以B3+存在。
[0017] 对于数字信号的高传输速率，需要具有高的ESD耐用性和冲击电流稳定性和低电 容的多层可变电阻。该低电容是必需的，以尽可能小地影响待传输的信号。
[0018] 可变电阻的电容由下式表示： C = ε〇εΓ A/d, (1) 其中，C为电容，ε〇为真空的介电常数，er为相对介电常数，A为两电极之间的面积，d为 电极之间的层厚。
[0019]该晶间材料的有效介电常数eeff按Levinson等人(J. Appl. Phys. Vol. 46; No. 3;1975)通以下式表示： C = EeffEo [A / (Z*d)] (2) 其中C为电容，ε〇为真空的介电常数，z为两电极之间的晶粒-晶粒接触数目，A为电极之 间的面积，d为晶粒-晶粒接触的阻挡层厚。
[0020]降低多层可变电阻的电容(式（1))的常用方法是通过减小面积A和增大层厚d。但 这与多层原理是相反的，因为面积A的减小导致最大的能量可接受性下降，并由此也导致对 ESD脉冲而言的冲击电流稳定性以及耐用性降低。
[0021] 在一种实施方案中，该可变电阻陶瓷包含超出氧化钴和氧化镨的具有低碱性(小 的离子半径)的金属Μ的盐或氧化物的添加剂，如Y 3+或Lu3+ (rk3+=93 pm)。
[0022] 由此达到该阻挡层的较小的可极化性和阻挡层特性（阻挡层高度和耗尽区的宽 度）的控制，以及得到具有每个晶粒-晶粒接触的低电容和同时具有高的非线性和ESD稳定 性的可变电阻陶瓷。
[0023]通过降低每个晶粒-晶粒接触的电容，在电极之间的相同面积和由此同样好的ESD 耐用性和冲击电流稳定性的情况下可得到具有低电容可变电阻构件。
[0024] 所述优点的细节在实施例中描述。
[0025] 在一种实施方案中，其阳离子具有较小离子半径(如Y3+，Lu3+)的金属Μ的氧化物或 盐溶于可变电阻陶瓷中，以致该可变电阻陶瓷每个晶粒-晶粒接触具有低电容。
[0026] 在一个实施例中，在ΖηΟ中加入镨(0.1 - 3原子％)以及钴(0.1 -10原子％)的氧化物 作为掺杂物，并且此外还以氧化物形式加入钙(0.001 - 5原子％)、硅(0.001 - 0.5原子％)、铝 (0.001 - 0.01原子％)、铬(0.001 - 5原子％)，以及为在烧结过程中控制结构形态而以化合物 形式加入硼(0.001 - 5原子％)，和以氧化物形式加入纪(0.1 - 5原子％)。
[0027] 图1示出多层可变电阻的制备过程流程示意图，其包括下列步骤:Α1称重、Α2预研 磨、A3干燥、Α4筛分、Α5煅烧、Α6后研磨、Α7干燥、Α8筛分、Β1形成浆料、Β2坯膜、C1印制导电 膏、C2叠置、C3剪切、D1脱碳、D2烧结、Ε1施加外接线端、Ε2烘烤。
[0028] 图2示出多层可变电阻的结构，其包含内电极（1)、可变电阻陶瓷材料(2)和外接线 端⑶。
[0029] 在一种实施方案中，该多层可变电阻的陶瓷体呈整块陶瓷体存在。
[0030] 图3左方示出Ε⑶脉冲的特性曲线，右方示出8/20脉冲的特性曲线。
[0031] 多层可变电阻的制备按图1进行。
[0032] 这些组分以氧化物形式、溶解形式或化合物的形式按表1所述的比例称重(Α1)、预 研磨(Α2)、干燥(A3)、筛分(Α4)和接着在400 °C -1000 °C间煅烧(Α5)、后研磨(Α6)、喷雾干燥 (八7)和筛分以8)。
[0033] 由以此方法制备的粉末通过加入粘合剂、分散剂以及溶剂来制备浆料(B1)，由该 浆料拉制层厚度为5 - 60 μπι的膜(B2)，之后按类似图1的工艺图将该膜加工成多层可变电 阻:在此所述坯膜经导电膏印制(C1)、经叠置和接着经剪切(C2，C3)。
[0034]在后续的脱碳步骤（D1)中，在180 °C - 500 °C的温度从坯件中烧尽粘合剂，并在 1100°C -1400°C的温度烧结该构件(D2)。接着涂覆外接线层(E1)，并在500°C -1000°C的温 度烘烤该层(E2)。
[0035] 在一种优选的方案中，方法步骤D2)的烧结温度为1100°C - 1400°C。
[0036] 在另一种优选的方案中，方法步骤E2)的烘烤温度为600°C - 1000°C。
[0037] 图2以侧视示意图示出一种多层构件。其中内电极（1)和可变电阻陶瓷材料(2)的 层交替叠置。该内电极（1)交替