置在元件上的接触式探针，是能够施加在元件的电气特性测定中使用的电流、电压的区域。评价部3是能够对从探针基体2至被测定物(半导体芯片)的区域的电流、电压进行测定以及控制的装置。另外，信号线4是支撑基体I和评价部3之间、以及探针基体2和评价部3之间的电信号的通路。
[0047]在支撑基体I上，具有卡盘台11以及作为评价用夹具的半导体试验夹具12，在半导体试验夹具12上形成有框部13。另外，在卡盘台11的例如侧面上，形成有用于将卡盘台
11和信号线4连接的连接部14。
[0048]在卡盘台11上侧表面上设置有半导体试验夹具12。半导体试验夹具12具有能够在利用框部13划分为各个区域的多个收容部17内分别载置半导体芯片10的结构。
[0049]卡盘台11是通过使半导体试验夹具12与该卡盘台11的上表面上接触而被固定的基座，其中，该半导体试验夹具12载置有形成有多个例如纵向型半导体元件的半导体芯片10。半导体试验夹具12通过利用例如真空而被吸附在卡盘台11的上表面上，从而能够接触固定在卡盘台11的上表面上。
[0050]但是，使半导体试验夹具12接触固定在卡盘台11的上表面上的方法，并不限于上述的利用真空的吸附，例如也可以是静电吸附，也可以向卡盘台11嵌合半导体试验夹具12。
[0051]为了具体地说明，参照图2，半导体试验夹具12形成为将基座120作为底座。基座120具有例如矩形的平面形状。
[0052]另外，半导体试验夹具12具有第I定位单元15以及第2定位单元16。利用第I定位单元15以及第2定位单元16，相对于内置于测定装置100中的未图示的测定电气特性的试验装置，确定载置于半导体试验夹具12上的半导体芯片10的位置。第I定位单元15由设置在基座120的I个角部处的斜边部构成。通过第I定位单元15能够对半导体试验夹具12的上下左右方向进行判断。第2定位单元16由设置在基座120的一条边、和与一条边相对的另一条边上的多个孔构成。通过使第2定位单元16的多个孔与在用于固定半导体试验夹具12的卡盘台11的上表面上所设置的凸部嵌合，从而进行半导体试验夹具12的定位。
[0053]基座120也可以具有导电性。由此，能够将基座120作为电极使用，对形成有纵向型构造的半导体元件的半导体芯片10进行评价。基座120由例如金属形成，作为具体例，也可以由板状的铝形成。此外，在形成有仅在表面设置有电极焊盘的横向型构造的半导体元件的半导体芯片10的评价中，基座120不需要具有导电性。
[0054]在图2中为了容易观察而仅图示出I个半导体芯片10，但基座120设置为能够设置多个半导体芯片10。在本实施方式中，基座120作为一个例子而构成为，能够设置16个半导体芯片10。
[0055]框部13以与半导体芯片10的侧面相对的方式，配置在基座120上。框部13构成为凸状且在俯视观察时构成为格子状。在本实施方式中，从对由此划分出的各个半导体芯片10之间进行电绝缘的角度出发，框部13由作为绝缘性材料的例如PPS(Poly PhenyleneSulfide Resin)等树脂材料形成。
[0056]框部13设置为将半导体芯片10的侧面包围，框部13将基座120划分为多个收容部17，以通过对多个半导体芯片10分别进行包围，从而能够分别载置多个半导体芯片10。即，使载置于半导体试验夹具12上的多个半导体芯片10彼此不接触地分别收容在收容部17中。为了不对载置于收容部17中的半导体芯片10的背面侧的表面造成划伤等损伤，优选收容部17通过实施洗净处理以及研磨处理，从而成为平坦性更高，去除了毛刺以及凸起的状态。
[0057]此外，框部13也可以具有以随着朝向基座120而宽度逐渐变宽的方式倾斜的形状。如果形成这种形状，则在将半导体芯片10向收容部17载置时，通过框部13实施引导，从而能够使半导体芯片10不与框部13干涉而顺利地进行载置作业。
[0058]在本实施方式中，半导体试验夹具12构成为能够设置16个半导体芯片10，但并不限于此，也可以与试验装置的大小以及半导体装置的大小相对应而增减所要设置的半导体芯片10的数量。另外，半导体试验夹具12也可以用于半导体芯片10的输送。
[0059]再次参照图1，探针基体2设置为与支撑基体I相对，特别地设置为与半导体试验夹具12相对。因此，探针基体2在支撑基体I的特别是半导体试验夹具12的正上方，与例如半导体试验夹具12彼此隔着间隔而配置。探针基体2主要具有由绝缘物形成的绝缘性基体21、屏蔽部22、以及接触式探针23。另外，在绝缘性基体21的例如上表面上，形成有用于将绝缘性基体21和信号线4连接的连接部24。另外，在图1的探针基体2上，还安装有移动臂25以及流体吹出单元26。
[0060]绝缘性基体21形成为，具有与半导体试验夹具12的表面的一部分区域相对的大小，例如形成为在俯视观察时能够与被彼此相邻地并行延伸的框部13包围而形成的单一收容部17(参照图2)重合的大小。为了提高抑制对半导体芯片10进行测定时的局部放电的效果，绝缘性基体21由绝缘性材料形成。
[0061]屏蔽部22在对载置于半导体试验夹具12上的多个半导体芯片10分别进行测定时，通过对该各个半导体芯片10的周围进行包围，从而在测定时能够对于半导体元件，屏蔽由经由接触式探针23流向半导体芯片10的电流所引起的电场。即，利用屏蔽部22，抑制在对半导体芯片10进行测定时由该电场引起的局部放电。优选屏蔽部22由例如PPS (PolyPhenylene Sulfide Resin)等树脂材料形成。
[0062]在对半导体芯片10的纵向型半导体元件的电气特性进行评价时，用于使该纵向型半导体元件与外部电连接的I对电极中的一个(所谓表面电极)，是与构成纵向型半导体元件的后述的电极焊盘接触的接触式探针23。另外，上述I对电极中的另一个(所谓背面电极)，是与对形成有纵向型半导体元件的半导体芯片10进行载置的半导体试验夹具12的下侧面接触的卡盘台11的上侧表面。
[0063]S卩，在图1中，绝缘性基体21以对接触式探针23进行保持的方式与接触式探针23连接。具体地说，接触式探针23配置为，以贯穿从绝缘性基体21的一侧(例如上侧)的主表面至另一侧(例如下侧)的主表面为止设置在绝缘性基体21上的未图示的孔部的方式，沿图中的上下方向延伸，保持在绝缘性基体21上。接触式探针23具有下述功能，S卩，在测定半导体芯片10的元件的电气特性时，使电流流过该元件且对流过的电流进行检测。
[0064]在接触式探针23中传递的表面电极的电信号，通过经由连接部24而与接触式探针23 (绝缘性基体21)连接的信号线4，与评价部3电连接。另一方面，在卡盘台11上侧的表面传递的背面电极的电信号，通过经由设置在卡盘台11侧面的连接部14而与卡盘台11电连接的信号线4，与评价部3电连接。
[0065]优选接触式探针23设置多个，在图1中作为一个例子而设置2个，但设置数量并不限于此。其原因在于，设想在测定电气特性时，在接触式探针23中(即在纵向型半导体元件中)流过大电流，能够使该大电流向多个流路分流。
[0066]对于连接部24以及连接部14，优选从连接部24经由接触式探针23至连接部14为止的路径形成为，无论通过多个接触式探针23中的哪个接触式探针23，均成为大致相同的长度。因此，在图1中，作为一个例子，可以在图1的绝缘性基体21上的表面的端部(左端部等)配置连接部24。如果这样，则能够使通过各接触式探针23的电流的路径长度大致相等，能够进行可靠性更高的测定。但是，如果能够对例如形成于绝缘性基体21上的、将接触式探针23和连接部24彼此电连接的未图示的金属配线的设计进行调整，使上述路径的长度在多个接触式探针23之间大致相等，则也可以在除了上述以外的部位处配置连接部24。
[0067]在绝缘性基体21上安装有作为移动部件的移动臂25，该移动臂25用于能够使绝缘性基体21在图中的左右方向上移动。在移动臂的末端部安装有例如未图示的电动机、致动器等，能够使移动臂25在图1的左右方向以及纸面进深方向上(在绝缘性基体21与半导体试验夹具12相对的区域内)自由移动。因此，包含绝缘性基体21的探针基体2，能够在与半导体试验夹具12相对的区域内，相对于半导体试验夹具12移动。
[0068]具体地说，本实施方式的绝缘性基体21具有仅能够与多个收容部17中的任意一个相对的大小。绝缘性基体21能够利用移动臂25，从与多个收容部17中的I个(第I收容部)相对的位置，至与多个收容部17中的另I个(第2收容部)相对的位置为止，在与半导体试验夹具12相对的区域内，相对于半导体试验夹具12移动。
[0069]此外，在图1中构成为仅利用单一的移动臂25对绝缘性基体21进行保持，但并不限于此，也可以利用多个移动臂25(例如在图1的绝缘性基体21的右侧以及左侧这两侧安装移动臂25)对绝缘性基体21进行保持。另外，虽然未图示，但移动臂25也可以取代安装于绝缘性基体21上的结构而构成为，通过安装在卡盘台11上，从而能够(在对绝缘性基体21的位置进行固定的同时)使卡盘台11移动。因此，移动臂25能够使探针基体2 (绝缘性基体21)相对于半导体试验夹具12相对地移动。
[0070]流体吹出单元26是为了在测定半导体芯片10的电气特性时，向载置半导体芯片10的后述空间供给流体而设置的部件。在图1中，由于探针基体2 (屏蔽部22)和支撑基体1(半导体试验夹具12的框部13)不接近，两者的间隔较宽，所以在两者之间没有形成空间。但是，在实际测定半导体芯片10的电气特性时，测定装置100成为探针基体2 (屏蔽部22)和支撑基体I (半导体试验夹具12的框部13)彼此接近的状态。下面，使用图3，更详细地说明实际测定半导体芯片10的电气特性时的图1的Pl部以及P2部的方式、以及图1所示的各部件的结构。
[0071]图3是沿图2的II1-1II线的部分，即包含I个收容部17以及在该收容部17中载置的I个半导体芯片10在内的区域的概略剖面图。参照图3，在实际测定半导体芯片10的电气特性时，绝缘性基体21配置在载置有所要测定的半导体芯片10的收容部17的正上方位置处，包围半导体芯片10的框部13和探针基体2的屏蔽部22接近。在这里，所谓接近，更具体地说是将框部13和屏蔽部22利用例如密封部件31彼此连接。由此，