专利名称：用于加工基于悬臂的mems/cmos存储器储存装置的方法
技术领域：
本发明总地涉及存储器件(memory device)，更具体地，本发明涉及加工寻扫探针(Seekand Scan Probe，SSP)存储器件。
背景技术：
当前存在着针对存储器应用来实现寻扫探针(SSP)存储器件的动力。SSP器件包括由硅绝缘体(SOI)制成的顶部晶片(wafer)，所述晶片包括安装在CMOS衬底(substrate)上的微机电(microelectromechanical，MEMS)悬臂梁(cantilever beams)。悬臂梁访问底部CMOS晶片上的晶体管储存器件。为了访问储存器件，所述悬臂梁被构建为沿较低晶片的X-Y轴运动。
SSP存储器件存在的问题在于制造顶部晶片的工艺昂贵。这是因为MEMS和CMOS是在晶片上加工。这样的工艺呈现出低的工艺产量。
从下面给出的详细说明以及本发明的一些实施方案的附图将能够更完整地来理解本发明，然而，这些附图并不把本发明限制于所描述的特定实施方案，而仅仅是用于解释和理解。
图1示出寻扫探针(SSP)存储器件的一个实施方案；图2是示出加工SSP存储器件的一个实施方案的框图；图3示出SSP存储器件的工艺流程的一个实施方案；图4示出SSP存储器件的工艺流程的另一个实施方案；图5示出SSP存储器件的工艺流程的再另一个实施方案；图6示出SSP存储器件的工艺流程的再又另一个实施方案；图7示出SSP存储器件的工艺流程的另一个实施方案；图8示出SSP存储器件的工艺流程的另一个实施方案；图9示出SSP存储器件的工艺流程的一个实施方案的顶视图；图10示出SSP存储器件的工艺流程的一个实施方案；图11示出SSP存储器件的工艺流程的另一个实施方案；图12示出SSP存储器件的工艺流程的再另一个实施方案；图13示出SSP存储器件的工艺流程的一个实施方案的顶视图；
图14示出SSP存储器件的工艺流程的一个实施方案；图15示出计算机系统的一个实施方案。
发明内容
根据本发明的一个方面，提供了一种方法，包括在第一晶片上构造寻扫探针(SSP)存储器件的微机电MEMS结构；以及，在第二晶片上构造所述寻扫探针存储器件的CMOS和存储介质组件。
根据本发明的另一个方面，提供了一种寻扫探针存储器件，包括构造在第一晶片上的具有微机电MEMS结构的活动件；以及，构造在第二晶片上的CMOS和存储介质组件，所述第二晶片被结合到所述第一晶片。
根据本发明的又一个方面，提供了一种计算机系统，包括中央处理单元(CPU)；耦合到所述中央处理单元的芯片组；以及，耦合到所述芯片组的存储器件，所述存储器件包括构造在第一晶片上的具有微机电MEMS结构的活动件；以及，构造在第二晶片上的CMOS和存储介质组件，所述第二晶片被结合到所述第一晶片。
具体实施例方式
描述了用于制造寻扫探针(SSP)存储器件的低成本硅工艺流程。SSP存储器件包括在相变存储介质上进行写操作的悬臂探针尖端阵列。在一个实施方案中，探针尖端(tip)和定位台被构造在一个晶片上，而上面的CMOS电子装置和相变存储介质(memorymedium)被构造在第二晶片上。然后，两个晶片被结合在一起，并且随后探针晶片被回磨(ground back)，以释放活动平台。
在一个实施方案中，使用了现有的CMOS工艺流程。在进一步的实施方案中，在标准硅晶片上用多晶硅、氮化物以及顶部导电金属层(例如金)构成悬臂。根据一个实施方案，使用ECR(Electron Cyclotron Resonance(电子回旋谐振))硅蚀刻，以及其后紧跟着的晶片背磨(backgrind)的组合，来释放活动的X-Y台。在另一个实施方案中，MEMS结构在一个晶片上，而CMOS和存储介质在第二晶片上。
在说明书中提及“一个实施方案”或“实施方案”意味着关于该实施方案描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，“在一个实施方案中”在说明书中不同地方的出现不一定全是指同一实施方案。
在以下描述中，阐述了很多具体的细节，以提供对本发明的完整理解。然而，本领域中的熟练技术人员将会清楚，无需使用这些具体的细节可以实现本发明。此外，公知结构和装置以框图形式而不是以详细方式显示，以免模糊本发明。
图1示出SSP存储器件100的一个实施方案的横截面。器件100包括覆盖晶片(coverwafer)110、MEMS活动件120和CMOS晶片130。覆盖晶片110封闭MEMS活动件120。覆盖晶片110包括通的通路(via)，以将I/O和电源布线到MEMS活动件120/从MEMS活动件120布线I/O和电源。此外，还包括作为微调传动(Vernier drive)的固定件(stator)的金属线。
MEMS活动件120包括具有尖锐的尖端124的多晶硅悬臂梁122组。根据一个实施方案，MEMS活动件120由弹簧支撑，以便在X-Y方向上的运动。微调传动器(Vernier driver)金属指126位与MEMS晶片的另一侧。CMOS晶片130是包括用于存储器储存装置的控制电路和CMOS晶体管的电子晶片。当访问CMOS晶片130上的储存器件时，悬臂122的尖端124接触所述器件，建立电气连接。
图2是示出加工SSP存储器件100的一个实施方案的框图。在处理框205，开始MEMS活动件120的加工。所述加工包括通过牺牲的氧化物沉积在硅晶片上沉积大约2μm的氧化物(例如热氧化物或CVD SiO2)。
接下来，在氧化物层上沉积第一多晶硅层(大约5000A)。在一个实施方案中，为了导电性和应力(stress)控制，可以进行进入到多晶硅层中的可选注入。最后，在多晶硅上成层(layered)氮化硅的低压化学气相沉积(LPCVD)。氮化硅层被实现来进行应力控制，以调节所述悬臂，使它以预先确定的角度弯曲。图3示出在LPCVD之后用于器件100的工艺流程的一个实施方案。
回头参照图2，在处理框210处界定(define)悬臂梁。该过程包括在氮化硅层上施加光刻掩模(mask)。随后，通过反应离子蚀刻(RIE)蚀刻氮化硅和多晶硅层。接下来，通过化学气相沉积(CVD)沉积第二氧化物薄层。接着沉积第二多晶硅层。该层用于形成悬臂的尖端。最后，通过CVD在第二多晶硅(poly-Si)层上沉积氧化物掩模。图4示出在氧化物掩模的CVD之后，用于器件100的工艺流程的一个实施方案。
回头参照图2，在处理框215处形成悬臂梁的尖端。首先，在氧化物掩模上沉积第二光刻掩模。随后多晶硅层通过硬掩模蚀刻(例如RIE或基于氟化氢(HF)的湿蚀刻)。该过程在氧化物下形成尖锐的多晶硅尖端。接下来，执行多晶硅各向异性蚀刻(polyanisotropic etch)。其后紧跟着锐化氧化(sharpening oxidation)。图5示出在锐化氧化之后，用于器件100的工艺流程的一个实施方案。
回头参照图2，在处理框220处沉积并图形化金属，以形成导电迹线(trace)。该过程以蚀刻氧化物掩模层开始。接下来，在多晶硅层上沉积薄金属层。执行金属光刻(lithography)过程，其后紧跟着金属蚀刻。图6示出在执行金属蚀刻之后，用于器件100的工艺流程的一个实施方案。
回头参照图2，在薄金属层的具体位置上形成厚金属，处理框225。为了形成该厚金属，执行抗蚀剂涂敷和图形化过程。接着执行金属种子(seed)溅射。其后紧跟着模(mold)抗蚀剂涂敷。接下来，完成电镀过程。最后，移除模，蚀刻种子并剥离抗蚀剂涂敷。图7示出在形成厚金属柱(post)之后，用于器件100的工艺流程的一个实施方案。
回头参照图2，释放悬臂，处理框230。首先，形成槽(trench)以开始悬臂的释放，该过程涉及执行对邻近厚金属柱的氮化硅层的部分进行的蚀刻(例如干蚀刻)，以形成槽。随后，干蚀刻多晶硅层的暴露部分。接着，干蚀刻暴露的氧化物层，随后紧跟着硅层的干蚀刻。根据一个实施方案，硅(Si)层被蚀刻到50μm深。图8示出邻近悬臂的槽已经形成之后，用于器件100的工艺流程的一个实施方案。
图9示出在完成图8中示出的过程之后，器件100方案的一个顶视图。如图9中所示出，在悬臂梁的每一侧均包括弹簧。所述弹簧用于之后将活动件120附接到器件100的其他组件(component)，以便在X-Y方向上器件100的运动。
回头参照图2，为了释放悬臂，控制蚀刻在悬臂中的多晶硅层下面的氧化物层。图10示出已经释放悬臂之后，用于器件100的工艺流程的一个实施方案。如图10中所示出，当前悬臂由尖端反面的氧化物的小部分支撑。
回头参照图2，翻转MEMS晶片，并在厚金属柱处将MEMS晶片结合到CMOS晶片130，处理框235。随后，MEMS晶片经历研磨过程。之后，在MEMS的硅层上溅射金属，并且执行金属光刻和蚀刻。金属溅射、光刻(lithography)和蚀刻(etching)过程形成用于布线I/O的微调传动器金属指。图11示出在将MEMS晶片结合到CMOS晶片并且形成金属指之后，用于器件100的工艺流程的一个实施方案。
回头参照图2，在处理框240处释放MEMS晶片，以形成活动件120。根据一个实施方案，通过硅干蚀刻实现该过程。图12示出已经释放MEMS晶片之后，用于器件100的工艺流程的一个实施方案。在该阶段，活动件120由弹簧(未示出)支撑，所述弹簧使得能进行在横向方向上的运动。注意，弹簧在垂直(vertical)方向上是刚性的。图13示出在完成图12所示出的过程之后，用于器件100的工艺流程的一个实施方案。如图13中所示出，弹簧将活动件120耦合到MEMS晶片的侧结构上。
回头参照图2，加工覆盖晶片110，处理框245。为了加工覆盖晶片110，在硅晶片上沉积氮化硅。接着在氮化硅上溅射金，紧接着进行金的光刻和蚀刻。接下来，执行抗蚀剂旋涂(spin)和图形化，以生成结合突出物(stud)，随后执行种子溅射。接着执行镀金，紧接着是模抗蚀剂剥离和种子蚀刻。
随后颠倒地翻转覆盖晶片。接着晶片经历通路光刻和氮化物蚀刻。接下来，执行氢氧化钾硅蚀刻。最后，金属溅射被沉积，紧接着是金属的光刻和蚀刻。图14示出覆盖晶片已经形成之后的一个实施方案。
回头参照图2，将覆盖晶片110结合到MEMS晶片，结合操作之后，已经完成存储器件110。如上面图1中所示。
图15示出可以在其中实现存储器件100的计算机系统1500的一个实施方案。计算机系统1500包括耦合到接口1505的中央处理单元(CPU)1502。在一个实施方案中，CPU1502是PentiumIV处理器的Pentium处理器系列中的处理器，所述PentiumIV处理器从加利福尼亚州圣克拉拉市的Intel(英特尔)公司获得。可替换地，可以使用其他CPU。
在进一步实施方案中，芯片组1507也被耦合到接口1505。芯片组1507包括存储器控制中心(hub)(MCH)1501。MCH1501可以包括耦合到主系统存储器1515的存储器控制器1512。主系统存储器1515储存由CPU1502或任何其他包括在系统100中的设备执行的数据和指令序列。在一个实施方案中，主系统存储器1515包括动态随机存储器(DRAM)；但是，可以使用其他存储器类型(例如SSP存储器件)来实现主系统存储器1515。额外的设备，例如多个CPU和/或多个系统存储器，也可以被耦合到接口1505。
MCH1510被耦合到输入/输出控制中心(ICH)1540。ICH1540提供到计算机系统1500内的输入/输出(I/O)设备的接口。根据一个实施方案，SSP存储器件1550被耦合到ICH1540。
上面描述的用于制造SSP存储器件的过程的特征在于用多晶硅、氮化物和顶部导电的金属层(例如金)在标准硅晶片上构成的悬臂梁，与由SOI晶片制成的掺杂单晶悬臂相反。
此外，为了避免普遍用于释放这种高纵横比结构的深度RIE蚀刻工艺的昂贵和耗时的过程，使用ECR(电子回旋谐振)硅蚀刻和其后紧接着的晶片背磨的组合来释放活动X-Y台。另一个特征在于所有MEMS结构都在一个晶片上，而CMOS和存储介质在第二晶片上。这消除了MEMS和CMOS加工的混合搭配，极大地提高了产量并减少了整体成本。
在已经阅读前面的说明书后，对于本领域普通技术人员来讲，本发明的很多变化和修改无疑将变得明显起来，由此，应当理解，通过图示方法所显示和描述的任何特定的实施方案决不应被视为限制性的。因此，涉及到不同实施方案的细节，不应被视为对权利要求书范围的限制，所述权利要求书本身仅仅陈述那些作为本发明的特征。
权利要求
1.一种方法，包括在第一晶片上构造寻扫探针存储器件的微机电MEMS结构；以及在第二晶片上构造所述寻扫探针存储器件的CMOS和存储介质组件。
2.如权利要求1所述的方法，还包括将所述第一晶片和所述第二晶片结合。
3.如权利要求2所述的方法，还包括研磨所述第一晶片。
4.如权利要求3所述的方法，还包括蚀刻所述第一晶片，以形成MEMS活动件。
5.如权利要求4所述的方法，还包括构造覆盖晶片，以装入所述MEMS活动件。
6.如权利要求5所述的方法，还包括将所述覆盖晶片结合到所述第二晶片。
7.如权利要求1所述的方法，其中，构造所述第一晶片的操作包括在氧化物层上沉积第一多晶硅层；以及在所述多晶硅层上成层氮化硅。
8.如权利要求7所述的方法，还包括在所述第一晶片上界定悬臂梁的过程，所述过程包括在所述氮化硅层上施加光刻掩模；蚀刻所述氮化硅和所述多晶硅层；沉积第二氧化物薄层；沉积第二多晶硅层；以及在所述第二多晶硅层上沉积氧化物掩模。
9.如权利要求8所述的方法，还包括在所述第一晶片上形成所述悬臂梁的尖端的过程，所述过程包括在所述氧化物掩模上沉积第二光刻掩模；蚀刻所述多晶硅层，以在所述氧化物下面形成尖锐的多晶硅尖端；执行多晶硅各项异性蚀刻；以及执行锐化氧化。
10.如权利要求9所述的方法，还包括在所述第一晶片上形成一条或更多条导电迹线的过程，所述过程包括蚀刻所述氧化物掩模层；在所述多晶硅层上沉积薄金属层；执行金属光刻过程；以及执行金属蚀刻。
11.如权利要求10所述的方法，还包括在所述第一晶片上形成厚金属的过程，所述过程包括执行抗蚀剂涂敷和图形化过程；执行金属种子溅射；执行模抗蚀剂涂敷；执行金属电镀过程；移除模；蚀刻所述种子；以及剥离所述抗蚀剂涂敷。
12.如权利要求11所述的方法，还包括释放所述悬臂梁的过程，所述过程包括通过执行对所述氮化硅层的部分的蚀刻形成槽，以开始所述悬臂梁的释放；蚀刻所述多晶硅层的暴露部分；蚀刻所述暴露的氧化物层；以及蚀刻所述硅层。
13.如权利要求12所述的方法，还包括蚀刻所述多晶硅层下面的所述氧化物层，以释放所述悬臂。
14.一种寻扫探针存储器件，包括构造在第一晶片上的具有微机电MEMS结构的活动件；以及构造在第二晶片上的CMOS和存储介质组件，所述第二晶片被结合到所述第一晶片。
15.如权利要求14所述的存储器件，还包括结合到所述第二晶片的覆盖晶片，以封闭所述活动件。
16.如权利要求15所述的存储器件，其中，所述覆盖晶片包括通路，以布线输入/输出连接到所述活动件。
17.如权利要求14所述的存储器件，还包括耦合到所述活动件的弹簧，以便利所述活动件的运动。
18.一种计算机系统，包括中央处理单元；耦合到所述中央处理单元的芯片组；以及耦合到所述芯片组的存储器件，所述存储器件包括构造在第一晶片上的具有微机电MEMS结构的活动件；以及构造在第二晶片上的CMOS和存储介质组件，所述第二晶片被结合到所述第一晶片。
19.如权利要求18所述的存储器件，还包括结合到所述第二晶片的覆盖晶片，以封闭所述活动件。
20.如权利要求19所述的存储器件，其中，所述覆盖晶片包括通路，以布线输入/输出连接到所述活动件。
全文摘要
描述了一种方法。所述方法包括在第一晶片上构造寻扫探针(SSP)存储器件的微机电(MEMS)结构，并且在第二晶片上构造所述SSP存储器件的CMOS和存储介质组件。
文档编号G06F15/00GK1983447SQ20061009052
公开日2007年6月20日 申请日期2006年6月28日 优先权日2005年6月28日
发明者伊耶尔·巴-萨登, T-K·亚伦·周, 瓦卢里·拉奥, 克里舍纳默西·穆拉利 申请人:英特尔公司