Lsi和lsi制造方法
【技术领域】
[0001]本发明涉及具有多个IP核的LSI及LSI制造方法。
【背景技术】
[0002]近年来，使用了通过连接被称作IP核(Intellectual Property Core:知识产权核)的电路模块来设计LSI的方法。IP核的控制是通过由CPU访问配置在IP核内的IP核控制用寄存器而实现的。此时，在使用多个进行类似处理的IP核那样的情况下，大多在对各个IP核的动作进行控制的控制用寄存器中写入相同的值。但是，CPU必须逐个访问写入相同值的控制用寄存器，存在CPU的负载增大这样的问题。为了解决上述问题，提出了如下的LS1:通过访问将两个IP核对应起来的公共地址来使两个IP核并行地动作，能够降低CPU的负荷(例如专利文献I)。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本特开2004-362157号公报
【发明内容】
[0006]发明要解决的问题
[0007]专利文献I中公开的LSI具有两个IP核和I个地址解码器。此外，IP核在内部具有多个控制用寄存器。此外，在各IP核之间，对写入相同值的控制用寄存器分配相同的公共地址，来作为用于识别控制用寄存器的地址。CPU在访问各寄存器时，输出上位地址(选择信号)和下位地址(公共地址)。能够利用上位地址指定多个IP核，利用下位地址指定写入相同值的多个控制用寄存器。但是，在所使用的IP核较多且希望变更欲同时访问的IP核的组合的情况下，需要准备IP核的组合的数量个公共地址，使得在CPU上执行的程序的复杂度增加。其结果是，存在对CPU的动作进行编码的作业增多、其程序开发负担变大这样的问题。
[0008]本发明是鉴于上述问题而完成的，其目的在于，既能够降低CPU的程序开发负担，又能够同时访问多个IP核。
[0009]用于解决问题的手段
[0010]本发明的LSI具有:多个IP核，它们具有多个寄存器，对输入数据进行处理；地址解码器，其选择所述多个寄存器并激活；以及CPU，其向所述地址解码器输出指定在所述输入数据的处理中使用的所述IP核的寄存器的系统地址信号，向由所述地址解码器激活的寄存器写入所述输入数据的信息，所述地址解码器在所述输入数据的处理中使用的所述IP核的寄存器中，选择由所述系统地址信号指定的寄存器以及写入与该指定的寄存器相同信息的其它寄存器并激活。
[0011]在本发明的LSI制造方法中，所述LSI具有:多个IP核，它们具有多个寄存器，对输入数据进行处理；地址解码器，其选择所述多个寄存器并激活；以及CPU，其向所述地址解码器输出指定在所述输入数据的处理中使用的所述IP核的寄存器的系统地址信号，向由所述地址解码器激活的寄存器写入所述输入数据的信息，其中，在所述LSI制造方法中，具有如下步骤:对各寄存器生成系统地址映射，该系统地址映射被分配有所述CPU识别所述多个寄存器用的系统地址和所述地址解码器识别所述多个寄存器用的IP用地址；生成寄存器组化信息，该寄存器组化信息构成包含由I个系统地址信号激活的多个寄存器的组；使用所述系统地址映射和所述寄存器组化信息，生成将相同的组中包含的多个系统地址与所述IP用地址对应起来的地址解码信息；以及，基于所述地址解码信息，制造所述地址解码器。
[0012]发明效果
[0013]本发明的LSI具有地址解码器，该地址解码器选择由I个系统地址信号指定的控制用寄存器和写入与该指定的控制用寄存器相同信息的其它寄存器并激活，因此，即使在所使用的IP核增加的情况下，也能够利用I个系统地址信号访问多个控制用寄存器，而不会增加CPU的程序开发负担。
【附图说明】
[0014]图1是实施方式I的LSI的结构图。
[0015]图2是示出实施方式I的LSI的动作流程图的图。
[0016]图3是示出实施方式I的系统地址映射的图。
[0017]图4是示出实施方式I的各IP核的地址解码信息的图。
[0018]图5是示出实施方式I的彼此连接的IP核对输入视频信号数据进行处理的例子的图(选择路径I时)。
[0019]图6是示出实施方式2的彼此连接的IP核对输入视频信号数据进行并行处理的例子的图(选择路径I时)。
[0020]图7是示出实施方式2的彼此连接的IP核对输入视频信号数据进行并行处理的例子的图(选择路径2时)。
[0021 ] 图8是实施方式3的LSI的结构图。
[0022]图9是实施方式4的LSI的结构图。
[0023]图10是示出实施方式5的地址解码信息生成流程图的图。
[0024]图11是示出实施方式5的实例名的一览的图。
[0025]图12是示出实施方式5的各IP核的地址映射的图。
[0026]图13是示出实施方式5的控制用寄存器组化信息的图。
[0027]图14是示出对实施方式5的分配IP用地址和系统地址的动作进行说明的流程图的图。
【具体实施方式】
[0028]实施方式I
[0029]以下，使用图1?图5，针对本发明的实施方式I的LSI，以对视频信号数据进行处理的LSI为例进行说明。图1是实施方式I的LSI的结构图。图2是示出实施方式I的LSI的动作流程图的图。图3是示出实施方式I的系统地址映射的图。图4是示出实施方式I的各IP核的地址解码信息的图。图5是示出实施方式I的彼此连接的IP核对输入视频信号数据进行处理的例子(选择路径I时)的图。
[0030]如图1所示，实施方式I的LSI I由CPU 2、动作模式控制电路6、地址解码器3、IP核(4ipal、4ipa2、4ipb、4ipc)(以下，将各IP核统称做“IP核4”)和选择器5构成。LSI I基于经由用户界面(未图示)等输入的格式及/或分辨率等各种信息，对从视频信号输入装置7输出的输入视频信号数据105 (输入数据)进行图像质量调节等处理，输出输出视频信号数据106或107。
[0031]CPU 2访问后述的IP核4，使IP核4执行对输入视频信号数据105的处理。此外，CPU 2在进行访问时，输出系统地址信号100和写入使能信号102。此处，系统地址信号100是表示系统地址的信号。此外，系统地址是识别从CPU 2观察到的全部元件(包含未图示的存储器等)的位置的值。此外，写入使能信号102是表示后述的地址解码器3对控制用寄存器的访问是读出还是写入的信号。在对控制用寄存器的访问为“读取”的情况下，该写入使能信号为“读取(Read)”，在为“写入”的情况下，该写入使能信号为“写入(Write)”。此外，由地址解码器3访问的控制用寄存器成为能够读出或写入的状态。将该状态称作激活。
[0032]动作模式控制电路6输出动作模式信号101。此处，动作模式信号101是决定在由LSI I处理输入视频信号数据105时使用的IP核4的组合的信号。
[0033]地址解码器3接收系统地址信号100、动作模式信号101和写入使能信号102，输出IP用地址信号103和芯片选择信号104。此外，IP用地址信号103是表示IP用地址的信号。此外，IP用地址是地址解码器3用于识别后述的IP核4的控制用寄存器的位置的地址。借助地址解码器3，CPU 2能够访问期望的IP核4。
[0034]IP核4是执行特定的处理的功能模块，例如为图像处理电路或声音处理电路等。IP核4在内部具有控制用寄存器，通过CPU 2向控制用寄存器写入与输入视频信号数据105的格式等相关的信息，对输入视频信号数据105进行处理。IP核4接收IP用地址信号103、芯片选择信号104和写入使能信号102，将控制用寄存器激活。针对被激活的控制用寄存器，由CPU 2执行写入处理。例如，在将输入视频信号数据105转换为期望的格式的情况下，CPU 2向被激活的控制用寄存器写入期望的格式。
[0035]选择器5切换多个IP核4的连接关系。选择器5接收动作模式信号101，变更输入视频信号数据105的处理路径。
[0036]接下来，使用图2，对LSI I的动作进行说明。
[0037]步骤201是动作模式的切换步骤。动作模式的切换步骤是利用选择器5来切换对输入视频信号数据105进行处理的IP核4的组合的步骤。
[0038]在步骤201中，动作模式控制电路6向选择器5和地址解码器3输出动作模式信号 101。
[0039]选择器5基于动作模式信号101，从所使用的多个IP核4中选择指定的IP核4并连接。例如，在动作模式信号101的动作模式为路径I的情况下，选择器5连接IP核4ipal和IP核4ipb，此外，连接IP核4ipa2和IP核4ipc。此外，在动作模式为路径2的情况下，选择器5连接IP核4ipal和IP核4ipc，并连接IP核4ipa2和IP核4ipb。此时，被连接的IP核4的组合对应于具有在后述的步骤202描述的、由I个系统地址信号激活的控制用寄存器的IP核4的组合。例如，在IP核4ipal和IP核4ipb内的控制用寄存器被I个系统地址信号激活的情况下，选择器5连接IP核4ipal和IP核4ipb。在完成了 IP核4的连接的切换后，转入步骤202。
[0040]步骤202是进行寄存器设定的步骤。寄存器设定是向由CPU 2激活的控制用寄存器写入与输入视频信号数据105相关的信息的动作。
[0041]在步骤202中，CPU 2向地址解码器3输出系统地址信号100和写入使能信号102。此外，CPU 2向IP核4输出写入使能信号102。
[0042]接下来，地址解码器3从CPU 2接收系统地址信号100和写入使能信号102，从动作模式控制电路6接收动作模式信号101，向IP核4输出IP用地址信号103和芯片选择信号 104。
[0043]此处，使用图3、图4，详细说明地址解码器3接收系统地址信号100、写入使能信号102和动作模式信号101，输出IP用地址信号103和芯片选择信号104的动作。
[0044]图3是示出实施方式I的系统地址映射的图。地址解码器3利用该系统地址映射301，决定IP用地址信号103和芯片选择信号104。
[0045]系统地址映射301将所使用的IP核4的实例名、控制用寄存器名、IP用地址与各控制用寄存器的系统地址对应起来。实例名是为了识别IP核