所使用的IP核4的实例名、控制用寄存器名、IP用地址与系统地址对应起来而得到的。
[0099]在系统地址映射301的生成中，需要IP核4的实例名一览表303和各IP核4的地址映射304。图11是IP核4的实例名一览303。IP核4的实例名一览表303是指IP名和实例名的对应表。IP名是分配给IP核4的名称，对相同功能的IP核4给予相同名称。此外，实例名是为了识别所使用的IP核4而分配的名称。在使用多个相同功能的IP核4时，为了分别识别各IP核4，全部分配不同的实例名来进行区别。此外，图12是各IP核4的地址映射。IP核4的地址映射是将IP核4的控制用寄存器名和IP用地址对应起来而得到的。此外，IP核4的实例名一览表303和各IP核4的地址映射304被以手动方式生成为文本文件等。
[0100]基于如上所述准备的实例名一览表303和各IP核4的地址映射304这两个，生成系统地址映射301。
[0101]接下来，对步骤060进行说明。
[0102]首先，设计者准备控制用寄存器组化信息305。图13是控制用寄存器组化信息305的例子。控制用寄存器组化信息305示出了由CPU 2写入相同值的控制用寄存器的组。此夕卜，控制用寄存器组化信息305按每一动作模式来划分各情况。各组内的控制用寄存器的组合根据动作模式而不同。LSI设计者针对控制用寄存器的组合，基于IP核4的连接结构/处理内容等来决定其组合。例如，图13的上部的表是设想动作模式为路径1、即连接IP核4ipal和IP核4ipb、以及IP核4ipa2和IP核4ipc的情况下生成的控制用寄存器组化信息 305。“ipal.format” 和“ipb.format” 属于“groupI” 的列。“ipal.format” 和“ipb.format”属于“groupI”的列，由此，地址解码器3能够利用I个系统地址信号来访问IP核4ipal、4ipb各自具有的多个控制用寄存器format。此外示出了，在控制用寄存器组化信息305中，在动作模式为路径2的情况下，通过选择器5连接IP核4ipal和IP核4ipc、以及IP 核 4ipa2 和 IP 核 4ipb。
[0103]此外，图13中的”之前表示实例名，”之后表示控制用寄存器名。例如，在“动作模式=路径I”、“groupI”的列的ipal.format中，“.”之前的ipal表示IP核4ipal的实例名，“.”之后表示控制用寄存器format的控制用寄存器名。这样，组的要素为IP核4的实例名和控制用寄存器名。此外，”的描述是用于进行说明的例子，不用于限定本发明中的控制用寄存器组化信息305的描述方式。该控制用寄存器组化信息305以手动方式生成为文本文件等。
[0104]接下来，使用在步骤030中生成的系统地址映射301和该控制用寄存器组化信息305，生成地址解码信息302。
[0105]图14是对分配IP用地址和系统地址的动作进行说明的流程图。
[0106]在步骤061中，参照系统地址映射301，选择I个IP用地址。此处，设得到的IP用地址为A。
[0107]在步骤062中，如系统地址映射301那样，对IP用地址A分配“读取时”的系统地址。
[0108]在步骤063中，选择I个动作模式。
[0109]在步骤064中，参照在步骤063中选择出的动作模式的控制用寄存器组化信息305，在系统地址映射301上搜索与IP用地址A对应的系统地址所属的组。此处，设搜索而得到的组为G。
[0110]在步骤065中，对IP用地址A分配属于组G的全部控制用寄存器的系统地址，生成“写入时”的地址解码信息。
[0111]在步骤066中，在IP用地址A和IP用地址A所属的组的系统地址在全部动作模式中对应起来的情况下，进入到步骤067。针对全部动作模式，在IP用地址A和IP用地址A所属的组的系统地址没有与全部动作模式对应起来的情况下，返回到步骤063。在返回到步骤063的情况下，选择尚未对IP用地址A分配的动作模式，反复进行步骤063?步骤066的动作。
[0112]在步骤067中，针对全部IP用地址，在“读取时”、“写入时”的系统地址的对应已完成的情况下，结束处理。另一方面，在“读取时”、“写入时”的系统地址的对应没有完成的情况下，返回到处理061。在返回到步骤061的情况下，反复执行步骤061?步骤066，针对尚未与系统地址的对应起来的IP用地址，进行系统地址的对应。
[0113]如上所述，将系统地址与全部IP用地址对应起来，生成地址解码信息302。
[0114]这样生成的地址解码信息302决定了所需的输入/输出端口宽度，生成了 IP用地址信号和芯片选择信号104的RTL描述，成为地址解码器3的RTL描述。该RTL描述被进行逻辑合成而成为网表，将其转换为物理意义上的布局结构，最后，烧结到硅晶片中，成为LSI
1
[0115]如上所述，设计者按每一动作模式，决定输入视频信号数据105的处理所需的控制用寄存器的组来作为预先控制用寄存器组化信息305，因此，即使要控制的IP核4增多，也能够抑制CPU 2的程序开发负担。
[0116]此外，针对实施方式5的LSI I的制造方法，以对输入视频信号数据105进行处理的LSI I的制造方法为例进行了说明，但本发明不限于对输入视频信号数据105进行处理的LSI I的制造方法，也可以是对语音信号数据等进行处理的LSI I的制造方法。此外，在上述的例子中，对实施方式I的LSI的制造方法进行了说明，但也可以以相同的步骤制造实施方式2?4的LSI 1
[0117]标号说明
[0118]1LSI，2CPU，3地址解码器，4IP核，5选择器，6动作模式控制电路，314ipal用地址解码器，324ipa2用地址解码器，334ipb用地址解码器，344ipc用地址解码器，301系统地址映射，302地址解码信息，303IP核的实例名一览表，304各IP核的地址映射，305控制用寄存器组化信息
【主权项】
1.一种LSI，其特征在于，所述LSI具有: 多个IP核，它们具有多个寄存器，对输入数据进行处理； 地址解码器，其选择所述多个寄存器并激活；以及 CPU，其向所述地址解码器输出指定在所述输入数据的处理中使用的所述IP核的寄存器的系统地址信号，向由所述地址解码器激活的寄存器写入所述输入数据的信息， 所述地址解码器在所述输入数据的处理中使用的所述IP核的寄存器中，选择由所述系统地址信号指定的寄存器以及写入与该指定的寄存器相同信息的其它寄存器并激活。
2.根据权利要求1所述的LSI，其特征在于， 所述LSI具有动作模式控制电路，该动作模式控制电路向所述地址解码器输出动作模式信号，该动作模式信号指定在所述输入数据的处理中使用的IP核的组合， 所述地址解码器基于所述动作模式信号，决定在所述输入数据的处理中使用的所述IP核的组合，在决定出的该使用的IP核的寄存器中，选择由所述系统地址信号指定的寄存器以及写入与该指定的寄存器相同的信息的其它寄存器并激活。
3.根据权利要求1所述的LSI，其特征在于， 所述CPU向所述地址解码器输出动作模式信号，该动作模式信号指定在输入数据的处理中使用的IP核的组合， 所述地址解码器基于所述动作模式信号，决定在所述输入数据的处理中使用的所述IP核的组合，在决定出的该使用的IP核的寄存器中，选择由所述系统地址信号指定的寄存器以及写入与该指定的寄存器相同的信息的其它寄存器并激活。
4.根据权利要求1?3中的任意一项所述的LSI，其特征在于， 所述地址解码器根据包含所述CPU识别所述寄存器用的多个系统地址的组、该地址解码器识别所述寄存器用的IP用地址、以及将所述系统地址和所述IP用地址对应起来得到的地址解码信息，确定与从所述CPU输出的系统地址信号表示的系统地址对应的IP用地址，并将确定出的该IP用地址表示的寄存器激活。
5.根据权利要求4所述的LSI，其特征在于， 在所述地址解码信息中，该组和所述IP用地址相对应，并且所述组中包含的系统地址的组合对于所述动作模式信号表示的每一动作模式而不同。
6.根据权利要求2?5中的任意一项所述的LSI，其特征在于， 所述LSI具有选择器，该选择器接收所述动作模式信号而使在所述输入数据的处理中使用的IP核彼此连接。
7.根据权利要求1?6中的任意一项所述的LSI，其特征在于， 所述多个IP核对多个所述输入数据进行并行处理。
8.一种LSI的制造方法，所述LSI具有: 多个IP核，它们具有多个寄存器，对输入数据进行处理； 地址解码器，其选择所述多个寄存器并激活；以及 CPU，其向所述地址解码器输出指定在所述输入数据的处理中使用的所述IP核的寄存器的系统地址信号，向由所述地址解码器激活的寄存器写入所述输入数据的信息， 其特征在于，该LSI的制造方法具有如下步骤: 对各寄存器生成系统地址映射，其中，该系统地址映射被分配有所述CPU识别所述多个寄存器用的系统地址和所述地址解码器识别所述多个寄存器用的IP用地址； 生成寄存器组化信息，其中，该寄存器组化信息构成包含由I个系统地址信号激活的多个寄存器的组； 使用所述系统地址映射和所述寄存器组化信息，生成将相同的组中包含的多个系统地址与所述IP用地址对应起来得到的地址解码信息；以及基于所述地址解码信息，生成所述地址解码器。
【专利摘要】本发明的LSI(1)具有地址解码器，该地址解码器预先设定有按照动作模式信号(101)同时访问的IP核(4)和控制用寄存器的组合，因此，能够利用1个系统地址信号访问多个控制用寄存器。因此，无需对CPU(2)准备控制用寄存器组合的数量个的选择信号，能够减轻对CPU的动作进行编码的作业，降低CPU(2)的程序开发负担。
【IPC分类】G06F9-38, G06F9-34, G06F15-80, G06F15-78
【公开号】CN104641364
【申请号】CN201380048530
【发明人】岛井优介, 远山治, 小川吉大
【申请人】三菱电机株式会社
【公开日】2015年5月20日
【申请日】2013年7月4日
【公告号】DE112013004631T5, US20150234658, WO2014045500A1