模块3输出的调节控制信号，来对数据选择器40D、40F进行数 据流向控制，其数据流向路径为：电信号顺次经前触发器10A、首门电路单元10B、A门电路 单元40A、调节触发器40E、第一数据选择器40F、C门电路单元40C、尾门电路单元IOC和第 二数据选择器40G后输出电信号。
[0173] 本发明电源噪声峰值调节方法包括有下列步骤：
[0174] 调节步骤一，当自适应控制模块接收到任意一区域的电源噪声超过阈值的信息， 则对该区域内的电源噪声峰值调节模块进行调节；
[0175] 调节步骤二，当任意一电源噪声峰值调节模块接收到自适应控制模块发出的调 节信息，则所述电源噪声峰值调节模块对延时敏感路径进行调节，调节路径为延时重构路 径；
[0176] 调节步骤三，在调节过程中，当电源噪声降低至未超过阈值时，停止对该区域的延 时敏感路径调节。
[0177] 在本发明中，系统时钟CLKsa为方波信号，如图IA所示。在系统时钟CLK sa内包 括有多个采样周期Tww。
[0178] 在本发明中，集成电路芯片运行时，若电源网络中无噪声时的路径延迟时间记为 (且:);集成电路芯片运行时，若电源网络中存在噪声时的路径延迟时 间记为7；!^ (且>7^'^ )。调节延时敏感路径后，若电源网络中无噪声时的路径延 迟时间记为(且);调节延时敏感路径后，若电源网络中存在噪声时的 路径延迟时间记为T噪声"（且期2 无11?/声）。在本发明中控制路径时钟的周期为 采样周期T周期。
[0179] 当时，则需要对存在噪声的延时敏感路径进行调节，使得 rpadapt ^ ηρ· 』噪声 h i周期。
[0180] 当^ 时，无需对存在噪声的延时敏感路径进行调节。
[0181] 实施例1
[0182] 应用本发明设计的电源噪声峰值测量模块进行的测试：
[0183] 采用HSPICE软件（版本2008及以上）进行测试，该测试使用Nangate 45nm开源 库，给电源网络加噪声，参考电源电压为1. 20V，噪声峰值为1. 17V，噪声影响时间为Ins。首 先生成数字签名查询表。之后对电源加噪声进行测试，仿真结果如图3D和图3E (图3E是 图3D的彩色显示）所示，当噪声来临时测量模块快速做出反应，随着电源网络电压的下降， 第四反相器、第五反相器和第六反相器相继发生翻转，使得第四组触发器、第五组触发器和 第六组触发器的一级触发单元的输出由低电位变为高电位，其余组的触发器的一级触发单 元输出不变，同时所有触发器组的二级触发单元对一级触发单元的输出进行采样，第四组 触发器、第五组触发器和第六组触发器的二级触发单元输出由低电位变为高电位，其余组 的触发器的二级触发单元输出均不变，从而产生对应的数字签名，根据数字签名查询表即 可查询得知此次测量窗内电源噪声的峰值为I. 17V，证明本发明设计的电源噪声峰值测量 模块能够有效的测量电源噪声峰值。
[0184] 实时数字签名表：
[0185]
L0186」 在图3D和图3E中，为J史加清楚表祉图3D故米用彩色的图3E来对比说明。图 中，datal表示第四组触发器的一级单元输出的波形。data2表示第五组触发器的一级单 元输出的波形。data3表示第六组触发器的一级单元输出的波形。data4表示系统时钟。 data5表示电源噪声。data6表示第四组触发器的二级单元输出的波形。data7表示第五组 触发器的二级单元输出的波形。data8表示第六组触发器的二级单元输出的波形。第四组 触发器的二级单元输出的波形与五组触发器的二级单元输出的波形重合。从图3D和图3E 中可知，当出现电源噪声时，反相器发生翻转，使得对应的触发器组的输出由低电位变为高 电位，且反应迅速，反应时间可达到0.1 ns。
[0187] 通过应用HSPICE软件的仿真测试，当电源噪声峰值测量模块进行测量时，其平均 功率为 L 0646X10 11I
[0188] 通过应用Design Compiler (版本号为Design Compiler 2008)软件的仿真测 试，将电源噪声峰值测量系统插入ITC' 99B19基准集成电路中，并测量电源噪声峰值测量 系统占 B19集成电路总面积的百分比。当B19集成电路中插入1个电源噪声峰值测量模块 时，电源噪声峰值测量系统的面积占 B19集成电路面积的0. 624%。插入2个电源噪声峰值 测量模块时，电源噪声峰值测量系统的面积占 B19集成电路面积的1. 106%。插入4个电源 噪声峰值测量模块时，电源噪声峰值测量系统的面积占 B19集成电路面积的2. 071%。
[0189] 实施例2
[0190] 应用本发明设计的电源噪声峰值调节模块进行的测试：
[0191] 采用HSPICE软件（版本2008及以上）进行测试，该测试不含噪声的电源电压为 I. 20V，因噪声导致电源电压下降到I. 08V。
[0192] 当电源中不含噪声时，所测试的延时敏感路径的输出如图4A黑色线段所示；当电 源中含有噪声时，给该路径的输入端施加相同的输入，如果没有采取本发明调节措施，其输 出如图4B所示，显然其输出发生了错误；对该路径使用本发明进行调节，其输出如图4C所 不。
[0193] 经图4C与图4A对比，二者高低电平逻辑在相同的采样时间是相同的，输出波形不 完全相同的原因在于电源中含有噪声，使得输出波形不平整且高电平幅度不一致。
[0194] 通过该实施例能够证明本发明可以有效的对延时敏感路径进行调节，抵消电源噪 声对延时敏感路径的影响，防止延时敏感路径输出错误。进而削弱电源噪声对集成电路芯 片的影响，保证芯片正常运行。
[0195] 本发明设计的新型集成电路芯片的片上电源噪声自主调节系统，所要解决的是如 何克服因集成电路芯片中电源噪声引起的路径延时过大造成的输出错误的技术问题。本发 明设计的片上电源噪声自主调节系统通过在现有集成电路芯片中加入噪声监测和自主调 节系统，在不影响集成电路功能的前提下，完成对路径长度的实时自主调节。反映的是对延 时敏感路径进行实时自动控制，利用的是遵循自然规律的技术手段，从而实现对延时敏感 路径的现场实时调节，从而达到实时调节削弱电源噪声对芯片的影响，保证芯片正常运行 的技术效果。
【主权项】
1. 一种新型集成电路芯片的片上电源噪声自主调节系统，所述集成电路芯片根据功能 的不同划分有N个区域； 所述集成电路芯片上的电源网络为所述的N个区域供电； 所述集成电路芯片上的延时路径是指电信号从前触发器（10A)进入，经1个或多个串 联的门电路单元后，最后从后触发器（10D)输出的电信号的路径； 所述门电路单元包括有首门电路单元（10B)、尾门电路单元（10C)、以及位于首门电路 单元（10B)与尾门电路单元（10C)之间的A门电路单元（40A)、B门电路单元（40B)、C门电 路单元（40C); 其特征在于： 片上电源噪声自主调节系统由调节触发器（40E)、第一数据选择器（40F)、第二数据选 择器（40D)和自适应控制模块（3)组成； 其中，调节触发器（40E)、第一数据选择器（40F)和第二数据选择器（40D)构成电源噪 声峰值调节模块；所述的N个区域中设有所述的电源噪声峰值调节模块； 调节触发器（40E)用于提前采样经任意一门电路单元后的电信号； 数据选择器（40D、40F)用于实现电信号的流向路径选取； 自适应控制模块（3)用于向数据选择器（40D、40F)发出调节控制信号MN，所述的调节 控制信号，用于对数据选择器（40D、40F)进行数据流向控制。 B门电路单元（40B)的输出端同时与调节触发器（40E)的输入端、第一数据选择器 (40F)的另一数据输入端连接； C门电路单元（40C)的输入端与第一数据选择器（40F)的输出端连接； 后触发器（10D)的输出端与第二数据选择器（40G)的另一数据输入端连接； 调节触发器（40E)的输入端与延时敏感路径上的任意一门电路单元的输出端连接，调 节触发器（40E)的输出端与第一数据选择器（40F)的一数据输入端连接。 第一数据选择器（40F)的一数据输入端与调节触发器（40E)的输出端连接，第一数据 选择器（40F)的另一数据输入端与延时敏感路径上的B门电路单元（40B)的输出端连接， 第一数据选择器（40F)的输出端与延时敏感路径上的C门电路单元（40C)的输入端连接， 第一数据选择器（40F)的控制端与自适应控制模块（3)的控制端连接； 第二数据选择器（40G)的一数据输入端与延时路径上的尾门电路单元（10C)连接，第 二数据选择器（40G)的另一数据输入端与后触发器（40D)的输出端连接，第二数据选择器 (40G)的控制端与自适应控制模块（3)的控制端连接，第二数据选择器（40G)的输出端与所 述的N区域连接。2. 根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在 于：每个区域内设置有多个电源噪声峰值调节模块。3.根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征 在于：延时敏感路径是指在集成芯片的电源网络中，对于路径延时达到采样周期的 95 %~100%的路径。4. 根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在 于：用于调节延时路径的长度。5. 采用权利要求1所述的一种新型集成电路芯片的片上电源噪声自主调节系统进行 的调节方法，其特征在于包括有下列调节步骤： 调节步骤一，当自适应控制模块（3)接收到任意一区域的电源噪声超过阈值的信息， 则启动所在区域内的电源噪声峰值调节模块；并通过在现有门电路单元中插入电源噪声峰 值调节模块获得延时重构路径； 调节步骤二，当电源噪声峰值调节模块接收到自适应控制模块（3)发出的调节控制信 号，后，则所述电源噪声峰值调节模块对延时敏感路径进行调节，并确定出在所述延时重 构路径上的数据流向路径； 控制路径时钟的周期为采样周期; 若电源网络中无噪声时的路径延迟时间记为，且:s期； 若电源网络中存在噪声时的路径延迟时间记为?，且 调节路径后，若电源网络中无噪声时的路径延迟时间记为，:且 调节路径后，若电源网络中存在噪声时的路径延迟时间记为,且 T7rp adapt^rp adapt 7周期^ ^噪声 >J无噪声5 当> &_时，则需要对存在噪声的延时敏感路径进行调节，使得; 调节步骤三，在调节过程中，当电源噪声降低至未超过阈值时，停止对该区域的延时敏 感路径调节；即时，无需对存在噪声的延时敏感路径进行调节。6.根据权利要求1所述的新型集成电路芯片的片上电源噪声自主调节系统，其特征在 于：该系统能够应用于数字集成电路和数/模混合集成电路。
【专利摘要】本发明公开了一种新型集成电路芯片的片上电源噪声自主调节系统及调节方法，该系统由调节触发器、数据选择器和自适应控制模块组成，调节触发器与数据选择器连接在延时敏感路径上，自适应控制模块与数据选择器连接。该系统能够根据实时的电源噪声对延时敏感路径进行调节，从而避免因为电源噪声造成的路径输出错误。本发明设计的片上电源噪声自主调节系统对芯片的影响较小，且调节方便，能够用来在片上实时调节削弱电源噪声对芯片的影响，保证芯片正常运行。
【IPC分类】G06F17/50
【公开号】CN105095592
【申请号】CN201510496135
【发明人】苏东林, 张东嵘, 王晓晓
【申请人】北京航空航天大学
【公开日】2015年11月25日
【申请日】2015年8月13日