专利名称：移位寄存器及使用该移位寄存器的显示面板的制作方法
技术领域：
本发明有关于一种移位寄存器，特别是有关于一种移位寄存器，适用于显示面板的驱动装置。
背景技术：
图1表示常规液晶显示(liquid crystal displayer，LCD)面板的示意图。LCD面板1包括显示阵列10、数据驱动器11、以及扫描驱动器12。显示阵列由多个显示单元数据驱动器11控制数据线D1至Dn，扫描驱动器12控制扫描线S1至Sm。扫描驱动器13根据扫描控制信号依序送出扫瞄信号SD1至SDm至扫描电极S1至Sm，而使在同一瞬间仅启动某一行上所有显示单元。而当一行的显示单元均启动时，数据驱动器11则是根据待显示的图像数据，经由数据线D1至Dn，送出对应的视频信号(灰度值)到该行的n个显示单元上。由于数据驱动器11及扫描驱动器12的操作，因此数据驱动器11及扫描驱动器12必须具有移位寄存器，以依序地输出信号。
移位寄存器内具有多个前后级相连的移位寄存单元。以扫描驱动器的移位寄存器为例，每一级的移位寄存单元的输出信号，除了传送至下一级的移位寄存单元以作为其输入信号外，也通过扫描线传送至对应行上的显示单元。
图2表示公开于美国专利第4,084,106号的移位寄存器。该移位寄存器2具有两个前后级相连的移位寄存单元21至22。互为反相的时钟信号CK及XCK提供至移位寄存单元21至22。每一移位寄存单元具有输入端及输出端，且具有晶体管T21至T26以及电容器C21及C22。移位寄存单元21的输出端OUT1连接移位寄存单元22的输入端IN2。参阅第2及图3，以移位寄存单元21来说明。在输入信号IS1为高电平的情况下，当时钟信号XCK为高电平且时钟信号CK为低电平时，输出端OUT1输出低电平的输出信号OS1至输入端IN2，以作为其输入信号IS2。接下来，在输入信号IS1变为低电平的情况下，当时钟信号XCK为低电平且时钟信号CK为高电平时，输出端OUT1输出高电平的输出信号OS1，以此达到信号移位的作用，即延迟输出。
然后，在输入信号IS1维持在低电平的情况下，当时钟信号XCK为高电平且时钟信号CK为低电平时，节点N21为低电平，使得晶体管T22关断。此外，由于晶体管T21因为高电平的时钟信号XCK而导通，因此，输出信号OS1变为低电平。接着，在输出信号OS1继续维持在低电平的情况下，当时钟信号XCK为低电平且时钟信号CK为高电平时，由于晶体管T23关断，则无法确保节点N21维持在低电平，而使晶体管T22持续关断。因此，假使晶体管T22操作在次门限区而产生次门限电流，则输出信号OS1则持续无法继续稳定地维持在低电平。
因此，根据常规技术，在执行完移位的操作且输入信号维持在固定电平时，输出信号OS1则的变动会造成对移位寄存单元22的误操作，而使得移位寄存器2的输出信号时序错误。
发明内容
有鉴于此，为了解决上述问题，本发明主要目的在于提供一种移位寄存器，其可稳定地操作，避免误操作的发生。
为获致上述的目的，本发明提出一种移位寄存器，具有连续连接的多个移位寄存单元并受控于互为反相的第一及第二时钟信号，每一移位寄存单元具有一个输入端及一个输出端，每一移位寄存单元的输入端接收输入信号，并根据第一及第二时钟信号而于输出端输出输出信号至下一移位寄存单元，以作为下一移位寄存单元的输入信号。每一移位寄存单元包括输入单元、输出单元、及控制单元。输入单元连接输入端并接收输入信号，并根据第一时钟信号以输出第一信号。输出单元连接输入单元及输出端，且根据第一信号以将输出信号输出。控制单元连接输入及输出单元，并根据第一信号及输出信号，以控制输出单元，以此稳定输出信号的状态。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下。
图1表示常规液晶显示面板的示意图。
图2表示常规移位寄存器。
图3表示图2的移位寄存器的操作时序图。
图4表示本发明的移位寄存器。
图5表示本发明的移位寄存器的操作时序图。
图6表示本发明的液晶显示面板示意图。
符号说明1、6～LCD面板；2、4、63～移位寄存器；21、22、41、42、61…6m～移位寄存单元；10、60～显示阵列；11、61～数据驱动器；12、62～扫描驱动器；C21、C22～电容器；CK、XCK～时钟信号；CS～控制信号；CT～控制端；FS～第一信号；IN1、IN2～输入端；IS1、IS2～输入信号；OUT1、OUT2～输出端；OS1、OS2～输出端；D1…Dn～数据线；S1…Sm～扫描线；SD1…SDm～扫瞄信号；T21…T26、T41…T46～晶体管；U1～输入单元；U2～输出单元；U3～控制单元；VDD～电压源；Vref～参考电压源具体实施方式
图4表示本发明的移位寄存器。移位寄存器4具有多个前后级相连的移位寄存单元，且受控于互为反相的时钟信号CK及XCK。本实施例以两移位寄存单元41至42为例，且移位寄存单元41的输出端OUT1连接移位寄存单元42的输入端IN2。每一移位寄存单元具有输入单元、输出单元、及控制单元。举例来说，移位寄存单元41具有输入单元U1、输出单元U2、及控制单元U3。
输入单元U1包括晶体管T46。输出单元U2包括晶体管T44及T45。控制单元包括晶体管T41至T43。
在输入单元U1中，晶体管T46的栅极接收时钟信号XCK，且其漏极连接输入端IN1。
在输出单元U2中，晶体管T44的栅极连接晶体管T46的源极，其漏极连接时钟信号CK，且其源极连接输出端OUT1。晶体管T45的栅极连接控制单元U3的控制端CT，其漏极连接输出端OUT1，且其源极连接参考电源Vref。
在控制单元U3中，晶体管T41的栅极连接晶体管T46的源极，其漏极连接控制端CT，且其源极连接参考电源Vref。晶体管T42的栅极连接输出端OUT1，其漏极连接控制端CT，且其源极连接参考电源Vref。晶体管T43的栅极及漏极连接于电压源VDD，其源极连接控制端CT。其中，参考电源Vref为低电平，且电压源VDD为高电平。
图5表示本发明的移位寄存器的操作时序图。参阅第4及图5，且以移位寄存单元41至来举例说明。在期间P1中，输入信号IS1为高电平且时钟信号XCK为高电平。晶体管T46因此导通，且其源极输出高电平的第一信号FS。晶体管T41因其栅极接收第一信号FS而导通，使得控制端CT输出低电平的控制信号CS。晶体管T45因其栅极接收控制信号CS而关断。此外，晶体管T44的栅极接收第一信号FS。因此，晶体管T44导通，使得输出端OUT1输出低电平的输出信号OS1，以作为移位寄存单元41的输入信号IS2。
在接续的期间P2中，输入信号IS1变为低电平且时钟信号XCK变为低电平。晶体管T46关断，使得第一信号FS维持在高电平，更因为CK信号经由晶体管T44的寄生电容的耦合，使得第一信号FS提升至更高的电平。此时，晶体管T44导通且晶体管T45仍然关断，因此输出端OUT1输出高电平的输出信号OS1，以达到信号移位的作用。
接着，在期间P3中，输入信号IS1维持在低电平且时钟信号XCK变为高电平。第一信号FS变为低电平，使得晶体管T41及T44关断。控制信号CS变成高电平，以导通晶体管T45，因此，输出端OUT1输出低电平的输出信号OS1。此时，由于晶体管T42因其栅极接收输出信号OS1而关断，因此控制信号CS可维持在高电平，使得晶体管T45持续导通，输出信号OS1则稳定地维持在低电平。
在接下来的期间P4中，输入信号IS1持续维持在低电平且时钟信号XCK变低电平。由于晶体管T46关断，而无法确保第一信号FS维持在原来的低电平，使得晶体管44可能操作在次门限区而产生次门限电流，输出信号OS1因而无法稳定地维持在低电平。然而，由于本发明的晶体管T43为持续导通，因此，此时的控制信号CS则为高电平，以导通晶体管T45，使输出信号OS1更稳定地维持在低电平。此外，由于输出信号OS1更提供至晶体管T42的栅极，使得晶体管42关断，以确保控制信号CS维持在高电平。
综上所述，在移位寄存单元41中，根据时钟信号CK及XCK的控制，在输入单元U1接收高电平的输入信号IS1后，输出单元U2延迟输出高电平的输出信号OS1。控制单元U3则控制输出单元U2，使得当输入信号IS1维持在低电平且移位寄存单元41中非执行移位的操作时，输出信号OS1能稳定地维持在低电平。与常规技术比较起来，在本发明的移位寄存器中，每一级的移位寄存单元的输出信号可稳定，尤其是在执行完移位的操作且输入信号维持在低电平时，每一级的移位寄存单元的输出信号不会受到次门限电流的影响。
本发明的移位寄存器可应用于显示面板的数据驱动器或扫描驱动器，如图6中显示面板6的数据驱动器61或扫描驱动器62。以扫描驱动器62的移位寄存器63为例，移位寄存器63具有多个移位寄存单元61至6m，且每一移位寄存单元的结构与图4所示的结构相同。此外，每一级的移位寄存单元的输出信号不仅输入至下一级的移位寄存单元以作为其输入信号，也输入至对应扫描线S1至Sm。
在本发明实施例中，以NMOS晶体管为例，实际上不以此为限。参考电源Vref可以接地线。此外，移位寄存器4以包括两个移位寄存单元为例，在实际利用上，移位寄存单元的数量可依据系统的需求而增加，且每一移位寄存单元具有输入端及输出端，综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的保护范围当视所提出的权利要求限定的范围为准。
权利要求
1.一种移位寄存器，具有连续连接的多个移位寄存单元并受控于互为反相的一第一及一第二时钟信号，每一该移位寄存单元具有一输入端及一输出端，每一该移位寄存单元的该输入端接收一输入信号，并根据该第一及第二时钟信号而于该输出端输出一输出信号至下一该移位寄存单元，以作为下一该移位寄存单元的该输入信号，每一该移位寄存单元包括一输入单元，连接该输入端并接收该输入信号，并根据该第一时钟信号以输出一第一信号；一输出单元，连接该输入单元及该输出端，且根据该第一信号以输出该输出信号；以及一控制单元，连接该输入及输出单元，并根据该第一信号及该输出信号，以控制该输出单元，以此稳定该输出信号的状态。
2.如权利要求1所述的移位寄存器，其中，每一该移位寄存单元的该控制单元包括一第一晶体管，具有接收该第一信号的控制端，连接一参考电源的第一端，以及第二端；一第二晶体管，具有接收该输出信号的控制端，连接该参考电源的第一端，以及第二端；以及一第三晶体管，具有连接一电压源的控制端，连接该电压源的第二端，以及第一端；其中，该第一晶体管的第二端，该第二晶体管的第二端，以及该第三晶体管的第一端彼此连接于该控制单元的一控制输出端，且该控制输出端提供一控制信号至该输出单元，以便稳定该输出信号的状态。
3.如权利要求2所述的移位寄存器，其中，每一该移位寄存单元的该输出单元包括一第四晶体管，具有接收该第一信号的控制端，连接该输出端的第一端，以及接收该第二时钟信号的第二端；以及一第五晶体管，具有连接该控制输出端的控制端，连接该参考电源的第一端，以及连接该输出端的第二端。
4.如权利要求2所述的移位寄存器，其中，每一该移位寄存单元的该输入单元包括一第五晶体管，具有接收该第一时钟信号的控制端，接收该输入信号的第一端，以及提供该第一信号的第二端。
5.如权利要求1所述的移位寄存器，其中，该控制单元经由连接或断开该输出端与一接地线间的连接，以稳定该输出信号的状态。
6.一种移位寄存器，具有连续连接的多个移位寄存单元并受控于互为反相的一第一及一第二时钟信号，每一该移位寄存单元具有一输入端及一输出端，每一该移位寄存单元的该输入端接收一输入信号，并根据该第一及第二时钟信号而于该输出端输出一输出信号至下一该移位寄存单元，以作为下一该移位寄存单元的该输入信号，每一该移位寄存单元包括一输入单元，连接该输入端并接收该输入信号，并根据该第一时钟信号以输出一第一信号；一输出单元，连接该输入单元及该输出端，且根据该第一信号以输出该输出信号；以及一控制单元，连接该输入及输出单元，并根据该第一信号及该输出信号，以控制该输出单元，以此稳定该输出信号的状态；该控制单元包括一第一晶体管，具有接收该第一信号的控制端，连接一参考电源的第一端，以及第二端；一第二晶体管，具有接收该输出信号的控制端，连接该参考电源的第一端，以及第二端；以及一第三晶体管，具有连接一电压源的控制端，连接该电压源的第二端，以及第一端；其中，该第一晶体管的第二端，该第二晶体管的第二端，以及该第三晶体管的第一端彼此连接于该控制单元的一控制输出端，且该控制输出端提供一控制信号至该输出单元，以便稳定该输出信号的状态。
7.如权利要求6所述的移位寄存器，其中，每一该移位寄存单元的该输出单元包括一第四晶体管，具有接收该第一信号的控制端，连接该输出端的第一端，以及接收该第二时钟信号的第二端；以及一第五晶体管，具有连接该控制输出端的控制端，连接该参考电源的第一端，以及连接该输出端的第二端。
8.如权利要求6所述的移位寄存器，其中，每一该移位寄存单元的该输入单元包括一第五晶体管，具有接收该第一时钟信号的控制端，接收该输入信号的第一端，以及提供该第一信号的第二端。
9.如权利要求6所述的移位寄存器，其中，该控制单元经由连接或断开该输出端与一接地线间的连接，以稳定该输出信号的状态。
10.一种显示面板，包括多条扫描线；多条数据线；一显示阵列，由该等扫描线及该等数据线所形成；一数据驱动器，连接该等数据线；一扫描驱动器，连接该等扫描线；以及一移位寄存器，配置于该扫描驱动器内，具有连续连接的多个移位寄存单元并受控于互为反相的一第一及一第二时钟信号，每一该移位寄存单元具有一输入端及一输出端，每一该移位寄存单元的该输入端接收一输入信号，并根据该第一及第二时钟信号而于该输出端输出一输出信号至下一该移位寄存单元以作为下一该移位寄存单元的该输入信号，且该输出端同时输出该输出信号至对应的该数据线；每一该移位寄存单元包括一输入单元，连接该输入端并接收该输入信号，并根据该第一时钟信号以输出一第一信号；一输出单元，连接该输入单元及该输出端，且根据该第一信号以输出该输出信号；以及一控制单元，连接该输入及输出单元，并根据该第一信号及该输出信号，以控制该输出单元，以此稳定该输出信号的状态。
全文摘要
一种移位寄存器，具有连续连接的多个移位寄存单元并受控于互为反相的第一及第二时钟信号。每一移位寄存单元包括输入单元、输出单元及控制单元。输入单元根据第一时钟信号以输出第一信号。输出单元根据第一信号以输出输出信号。控制单元连接输入及输出单元，并根据第一信号及输出信号，以控制输出单元，以此稳定输出信号的状态。
文档编号G11C19/36GK1588555SQ20041005755
公开日2005年3月2日 申请日期2004年8月16日 优先权日2004年8月16日
发明者吕世香 申请人:友达光电股份有限公司