1.一种存储器装置的操作方法，包括：
执行一编程操作以将一原始数据写入至该存储器装置中的一第一存储器阵列；
验证该第一存储器阵列中的该原始数据，并依据验证结果而决定是否产生一写入讯号；
依据该原始数据产生一错误校正码，并将该错误校正码与一写入地址暂存在该存储器装置中的一缓冲电路；以及
当该写入讯号被产生时，将该缓冲电路中的该错误校正码与该写入地址写入至该存储器装置中的一第二存储器阵列。
2.根据权利要求1所述的存储器装置的操作方法，其中验证该第一存储器阵列中的该原始数据，并依据验证结果而决定是否产生该写入讯号的步骤包括：
执行一验证操作以判别该编程操作是否失败；
当该编程操作失败时，重复执行该编程操作与该验证操作，直到该编程操作成功为止；以及
当重复执行该编程操作的次数大于或是等于1时，产生该写入讯号，
其中，当该写入讯号不被产生时，不将该缓冲电路中的该错误校正码与该写入地址写入至该第二存储器阵列。
3.根据权利要求1所述的存储器装置的操作方法，其中当该写入讯号被产生时，该写入地址被储存在该第二存储器阵列中，以作为多个预设地址的其一，该第二存储器阵列中的一第一记忆区块储存该错误校正码，该第二存储器阵列中的一第二记忆区块储存该错误校正码的补码，且该存储器装置的操作方法更包括：
依据一读取地址读取该第一存储器阵列中的该原始数据，以取得一读取数据；以及
依据该读取地址而决定是否校正该读取数据，其中依据该读取地址而决定是否校正该读取数据的步骤包括：
比对该读取地址与这些预设地址，以判别该写入地址是否被储存 在该第二存储器阵列中；以及
当该写入地址被储存在该第二存储器阵列中时，利用该第二存储器阵列中的该错误校正码来校正该读取数据，其中利用该第二存储器阵列中的该错误校正码来校正该读取数据的步骤包括：
透过多个第一位线电性连接至该第一记忆区块，并透过多个第二位线电性连接至该第二记忆区块；
依据来自这些第一位线的多个第一感测电压与来自这些第二位线的多个第二感测电压来产生多个输出位；以及
利用这些输出位来校正该读取数据。
4.根据权利要求1所述的存储器装置的操作方法，其中该第一存储器阵列与该第二存储器阵列分别为一相变化存储器阵列。
5.一种存储器装置，包括：
一第一存储器阵列，其中该存储器装置执行一编程操作，以将一原始数据写入至该第一存储器阵列，且该存储器装置验证该第一存储器阵列中的该原始数据，并依据验证结果而决定是否产生一写入讯号；
一缓冲电路，其中该存储器装置依据该原始数据产生一错误校正码，并将该错误校正码与一写入地址暂存在该缓冲电路中；以及
一第二存储器阵列，其中当该写入讯号被产生时，该存储器装置将该缓冲电路中的该错误校正码与该写入地址写入至该第二存储器阵列。
6.根据权利要求5所述的存储器装置，其中该存储器装置执行一验证操作以判别该编程操作是否失败，当该编程操作失败时，该存储器装置重复执行该编程操作与该验证操作，直到该编程操作成功为止，当重复执行该编程操作的次数大于或是等于1时，该存储器装置产生该写入讯号，当该写入讯号不被产生时，该存储器装置不将该缓冲电路中的该错误校正码与该写入地址写入至该第二存储器阵列。
7.根据权利要求5所述的存储器装置，其中该第二存储器阵列中一第一记忆区块储存该错误校正码，该第二存储器阵列中的一第二记忆区块储存该错误校正码的补码，且该存储器装置更包括：
一感测电路，透过多个第一位线电性连接至该第一记忆区块，并透过多个第二位线电性连接至该第二记忆区块，其中该感测电路依据来自这些 第一位线的多个第一感测电压与来自这些第二位线的多个第二感测电压产生多个输出位，且该存储器装置利用这些输出位来校正一读取数据，
其中，该存储器装置依据该读取地址读取该第一存储器阵列中的该原始数据以取得该读取数据，且该存储器装置依据该读取地址而决定是否校正该读取数据。
8.一种存储器装置，包括：
一第一存储器阵列，其中该存储器装置执行一第一编程操作与一第二编程操作，以将一第一原始数据与一第二原始数据写入至该第一存储器阵列，且该存储器装置验证该第一存储器阵列中的该第一原始数据与该第二原始数据，并依据验证结果而决定是否产生一第一写入讯号与一第二写入讯号；以及
一第二存储器阵列，其中该存储器装置依据该第一原始数据与该第二原始数据产生一第一错误校正码与一第二错误校正码，该第一错误校正码的位数不同于该第二错误校正码的位数，且当该第一写入讯号与该第二写入讯号被产生时，该存储器装置将该第一错误校正码与该第二错误校正码写入至该第二存储器阵列。
9.根据权利要求8所述的存储器装置，更包括：
一缓冲电路，其中该存储器装置将该第一错误校正码、一第一写入地址、该第二错误校正码与一第二写入地址暂存在该缓冲电路中，当该第一写入讯号与该第二写入讯号被产生时，该存储器装置将该缓冲电路中的该第一错误校正码、该第一写入地址、该第二错误校正码与该第二写入地址写入至该第二存储器阵列，
其中，该存储器装置执行一第一验证操作以判别该第一编程操作是否失败，当该第一编程操作失败时，该存储器装置重复执行该第一编程操作与该第一验证操作，直到该第一编程操作成功为止，当重复执行该第一编程操作的次数大于或是等于1时，该存储器装置产生该第一写入讯号，当该第一写入讯号不被产生时，该存储器装置不将该缓冲电路中的该第一错误校正码与该第一写入地址写入至该第二存储器阵列，
其中，该存储器装置执行一第二验证操作以判别该第二编程操作是否失败，当该第二编程操作失败时，该存储器装置重复执行该第二编程操作 与该第二验证操作，直到该第二编程操作成功为止，当重复执行该第二编程操作的次数大于或是等于1时，该存储器装置产生该第二写入讯号，当该第二写入讯号不被产生时，该存储器装置不将该缓冲电路中的该第二错误校正码与该第二写入地址写入至该第二存储器阵列。
10.根据权利要求8所述的存储器装置，其中该存储器装置依据一第一读取地址读取该第一存储器阵列中的该第一原始数据，以取得一第一读取数据，且该存储器装置依据该第一读取地址而决定是否校正该第一读取数据，其中该存储器装置依据一第二读取地址读取该第一存储器阵列中的该第二原始数据，以取得一第二读取数据，且该存储器装置依据该第二读取地址而决定是否校正该第二读取数据。