混合非易失性存储器结构及其方法与流程

相关申请的交叉引用

本申请要求于2016年9月16日提交的美国临时专利申请序列号62/395,581的权益。上述申请的公开内容通过引用并入本文。

本发明涉及存储器技术，更具体地，涉及一种混合存储器装置和用于操作混合存储器装置的方法。

背景技术：

除非本文另有说明，否则本部分中描述的材料不是本申请中权利要求的现有技术，并且在这部分包含所述材料也不是承认所述材料是现有技术。

诸如静态随机存取存储器(sram)或dram之类的易失性半导体存储器由于其相对较低的功耗、速度和简单的操作而可用于计算机设计中，而诸如一次性可编程(otp)存储器、eeprom、闪存或甚至pcm之类的非易失性存储器(nvm)具有即使在装有闪存的装置通电或关闭时也能存储配置数据的优点。

许多如今的系统架构利用通常被分开实施的易失性存储器和非易失性存储器装置。由于存储器装置不处于相同的阵列布局，因此系统架构可能会消耗大的区域。此外，它可能降低从sram到nvm传输数据的速度。

因此，仍然需要消耗较少功率并提高传输速度性能的相对较小的非易失性sram。

技术实现要素：

简要地说，本文一般描述了用于混合非易失性存储器(hnvm)结构及其方法的技术，例如浮栅存储器装置、sonos存储器装置、阻性ram(rram)装置、相变存储器、铁电存储器、磁基存储器(例如，mram和sttram)、dram装置、一次可编程存储器(otp)或多次可编程存储器(mtp))。

根据一些示例，提供了包括多个sram缓冲器的混合非易失性存储器结构。首先通过执行存取队列缓冲读/写操作，可以对非易失性读/写操作实现sram存取时间。sram缓冲器可以作为系统sram共享。在其他示例中，根据一些实施例的混合非易失性存储器可以包括高速块和高耐久性块以存储具有不同存取需求的不同类型的数据。hnvm还可以包括用于存储非频繁改变的数据的正常块。另一种配置可以是操作混合非易失性存储器装置的方法。

前面的概述仅是说明性的，并不意图以任何方式进行限制。除了上述说明性方面、实施例和特征之外，通过参考附图和以下详细描述，其他方面、实施例和特征将变得明显。

附图说明

结合附图，从下面的描述和所附的权利要求，本公开的前述和其它特征将变得更加明显。应理解，这些附图仅描绘了根据本公开的几个实施例并且因此不应被认为是限制其范围，通过使用附图将以附加的特定性和细节来描述本公开，附图中：

图1是示出示例性hnvm架构的框图；

图2示出了闪存存取之前的活动sram窗口；

图3示出了双重(三重或更多重)缓冲机制；

图4是示出存取队列设计的图；

图5是示出hnvm中的示例性可共享sram缓冲器的示意性电路图；

图6是示出hnvm中的另一示例性可共享sram缓冲器的示意电路图；

图7至图9示出了具有高速和高耐久性块的混合存储器的各种特征；以及

图10是示出被布置用于实现本文所讨论的基于hnvm的存储器结构的示例性计算装置的框图；

所有这些都根据本文呈现的至少一些实施例来布置。

具体实施方式

在下面的详细描述中，参考形成其一部分的附图。在附图中，除非另有说明，相似的符号通常标识相似的部件。在详细描述和附图中描述的说明性实施例不意味着进行限制。在不脱离本文呈现的主题的精神或范围的情况下，可以利用其他实施例，并且可以进行其他改变。如本文中一般性描述并且在附图中示出的本公开的各方面可以以各种不同的配置进行布置、替代、组合、分离和设计，所有这些都在这里被明确地预期的。

如本文所使用的，nvm存储器可以包括但不限于浮栅存储器装置、sonos存储器装置、阻性ram(rram)装置、相变存储器、铁电存储器、磁基存储器(例如，mram和sttram)、dram装置、一次可编程存储器(otp)或多次可编程存储器(mtp)。

图1是示出根据本文所描述的至少一些实施例布置的示例性hnvm架构的框图。

如附图标记100所示，可以对于非易失性存储器读/写操作实现sram存取时间。在一些示例中，对于32位微控制器单元(mcu)，可以使用具有诸如32位的正常字宽的通用sram接口。非易失性存储器空间可以被划分为n个sram缓冲器大小的窗口(104)以及因此通过映射逻辑(206)被映射到sram(104)的nvm(108)。可以首先执行存取队列102缓冲读写操作。sram缓冲器可以被配置为可共享作为系统sram。

在实施例的示例性实现中，可以使用各种类型的晶体管。为了说明的目的，本公开可以使用金属氧化物半导体场效应晶体管(mosfet)。mosfet可以具有源极端子(例如，第一端子)、漏极端子(例如，第二端子)和控制端子。当适当电平的偏置信号被施加到控制端子时，晶体管可以被激活(例如，被偏置到有源操作中)，其中可以促进源极端子和漏极端子之间的导通。根据晶体管的类型(例如，n型或p型)，可以施加适当电平的偏置信号，或者可以去除先前施加的偏置信号，以使晶体管被去激活，其中可以减弱源极和漏极之间的导通。mosfet“端子”也可以称为“端口”。

在以下示例中，具有多个nvm存储器单元的nvm阵列108可以以耦合到多个字线(例如，第一字线nvwl0、第m个字线nvwlm等)的m行和耦合到位线(nvbl0至nvbl0#)的x列的矩阵实施。示例性nvm单元可以包括处于差分配置中的两个浮栅场效应晶体管(fet)。浮栅存储器晶体管具有栅极区域、源极区域和漏极区域。晶体管可以并行排列，其漏极连接到公共漏极或位线，并且它们的源极连接到公共源极线。

示例性nvm单元的栅极可以连接到字线nvwl0，并且单元的源极到漏极(s/d)端子可以连接到位线nvbl0/nvbl0#和源极线nvsl0。第一组位线可以连接到相应列nvbl0中的每个存储器单元中的存储器晶体管的漏极区域。第二组位线可以各自提供源极线nvsl0，其沿相应的列电连接到每个存储器单元中的存储器晶体管的源极区域。公共源极线nvsl0和nvslx可以单独地分离或连接在一起。

图2示出了根据本文所描述的至少一些实施例布置的跨sram窗口边界的闪存存取。

附图标记200示出了闪存存取之前(202)的活动sram窗口。带箭头的曲线表示下一次存取将跨sram缓冲窗边界。当读/写操作跨越缓冲窗边界时，sram窗口被切换(204)或映射逻辑激活目标sram窗口缓冲器。可以在访问非活动块之前映射预活动块。在sram结构中可以使用双重(也可以是三重或更多重)缓冲器。可以将一个缓冲器存储到闪存，并且另一个缓冲器可以被同时映射到sram。映射可能取决于存取队列。

图3示出了根据本文所描述的至少一些实施例布置的双重(三重或更多重)缓冲器机制。

如附图标记300所示，数据可以被初始地预取(重新加载操作)到前缓冲器(302)。然后，跨越窗口缓冲器边界，可以将数据预取到影子缓冲器，作为由操作1指示的块2(304)。当304的前缓冲器中的排队存取完成时，可以如操作2所示切换前/影子缓冲器(306)，然后可以将切换的影子缓冲器恢复为闪存，如通过操作3指示的块1(306)。如果块2中的存取完成(308)，则块3的内容可能被预取到影子缓冲器中，并且308的前缓冲器可以在预取之后被存储到块2，然后切换前缓冲器和影子缓冲器。在实际的实现中，影子缓冲器和前缓冲器的总数可以是两个或更多个。

图4是示出根据本文所描述的至少一些实施例布置的存取队列设计的图。

如附图标记400所示，根据实施例的系统的存取队列可以被设计为缓冲读/写地址。同一窗口中的存取可以不发送预取命令。跨窗口边界的存取可以预取“下一个”窗口。存取队列体现了预取操作的机制。

图5是示出根据本文所描述的至少一些实施例布置的hnvm中的示例性可共享sram缓冲器的示意性电路图。

如附图标记500所示，hnvm中的可共享sram缓冲器的示例实现可以以行和列形成。sram缓冲器不必是专用缓冲器，并且可以共享作为系统sram。较高位可用于wl解码。较低位可用于col解码。如示例的实现图所示，对于32位mcu，512个位线由16个col构成。addr[3：0]可用于对16个col进行解码。当buffer_en被禁用时，sram块可以用作纯sram，并且所有的地址位都可以用于解码。当buffer_en被使能时，闪存wl(窗口)可以直接备份到sramwl。从sram接口看32位宽度，混合存储器内实现了512位备份机制。

图6是示出根据本文所描述的至少一些实施例布置的hnvm中的另一示例性可共享sram缓冲器的示意性电路图。

附图标记600示出了图5所示的hnvm中的可共享sram缓冲器的示例实现的不同的示意性实现。在图6中，每个差分非易失性存储单元具有sram缓冲器，其中较高位可用于wl解码，较低位可用于col解码。当buffer_en被禁用时，sram块可以用作纯sram，并且所有的地址位都可以用于解码。当buffer_en被使能时，闪存wl(窗口)可以直接备份到sramwl。从sram接口看到32位宽度，混合存储器内实现了512位备份机制。

图5和图6所示的实施例之间的主要区别在于，在图6中的图是一个非易失性单元到一个sram单元的映射，并且在图5所示的实施例中，一个sram单元可以映射到不同行中的多个非易失性单元。这两个实施例针对用于非易失性备份实现的大sram以及用于面积高效的非易失性备份实现的小sram这两者的需求。

图7至图9示出了根据本文所描述的至少一些实施例布置的具有高速和高耐久性块的混合存储器的各种特征。

在存储器系统中，一些数据可能会频繁改变，而某些数据可能不会频繁改变。一些数据可能需要高耐久性和/或高速存取。不同的需求可能会导致需要不同类型的存储器。根据一些实施例的混合非易失性存储器可以包括高速块和高耐久性块以存储具有不同存取需求的不同类型的数据。hnvm还可以包括用于存储非频繁改变的数据的正常块。

如附图标记700所示，具有高速和高耐久性块的混合存储器架构可以包括两个nvm区域702、nvm块0和nvm块1。nvm块1可以分为n个小页。混合存储器架构还可以包括两个sram块704，sram0可以直接映射到nvm块0，并且sram1可以映射到nvm块1的一个页。sram0可以直接映射到nvm块0，因此，在上电或软件重新加载时，nvm数据可能被加载到sram中。

nvm块0区域中的读/写数据在没有掉电时只能使用sram0，实现更快的读/写速度和非限制数据循环。sram0数据可以通过软件存储或硬件存储(掉电触发)备份到nvm块0。因此，甚至在断电时也可以存储数据。在一些实施例中，硬件存储可能需要片外或片上电容器来供电。存储操作可以循环nvm阵列。在一个实施例中，nvm块0的大小可以等于sram0。在另一个实施例中，nvm块0大小可以是sram0的倍数(图中未示出)。当频繁地使用存储操作时，可以实施耗损均衡算法来改善nvm循环。

如附图标记800所示，sram804的sram0映射到nvm802的nvm块0。ram1可以映射到nvm块1的任何一页。在示例实施例中，sram1可以是写缓冲器，其映射到nvm块1的页之一。页数据可以通过程序指令写入sram1并备份到nvm阵列。在另一个实施例中，sram1可以是缓冲器，其映射到用于读和写操作的页之一。通过软件重新加载，页数据可以重新加载到sram1中，因为sram具有快速存取时间。页数据可以通过程序指令写入sram1，然后通过程序指令或软件存储命令将数据备份到nvm。

根据实施例的混合存储器可以具有大的密度，并且如附图标记900所示，nvm902的nvm块0可用于存储频繁改变的数据，因为它与sram904的sram0结合使用具有高读/写速度和高耐久性。nvm块1可以用于存储可能不频繁改变的数据，例如程序代码、参数等。sram1可以缓冲数据并改善读/写速度。因此，nvm块1可能具有大的密度，具有较小的缓冲器sram1，这可以节省片上sram区域。

nvm块(块0和块1)可以被放置在同一阵列中，但也可以被分离。nvm和sram连接可以使用阵列宏到宏、块到块结构，甚至是位到位连接。nvm单元可以是闪存单元，例如浮栅单元。nvm单元还可以包括诸如rram、mram、fram等其他非易失性类型的单元。在一些实施例中，混合存储器可以具有用于高速和高耐久性的多个块。

一些实施例涉及操作hvm装置的示例性过程。本文描述的任何过程的操作不一定以任何特定顺序呈现，并且以替代顺序执行某些或所有操作是可能的且被构思。为了便于描述和说明，操作已经以展示的顺序呈现。在不脱离本公开的范围的情况下，可以以不同的顺序等添加、组合、修改、省略操作和/或同时执行操作。

所示的过程可以在任何时间结束，并且不需要完整地执行。可以通过一个或多个处理器执行包括在包括有形的非暂时计算机可读存储介质的计算机存储介质(例如这里所描述的)上的计算机可读指令来执行过程的一些或所有操作和/或基本等同的操作。在本说明书和权利要求书中使用的术语“计算机可读指令”及其变体在本文中被广泛地用于包括例程、应用、应用模块、程序模块、程序、组件、数据结构、算法等。计算机可读指令可以在各种系统配置上实现，包括单处理器或多处理器系统、小型计算机、大型计算机、个人计算机、手持式计算装置、基于微处理器的可编程消费电子产品，其组合等。

图10是示出被布置用于实现本文所讨论的基于hnvm的存储器结构的示例性计算装置的框图。在基本配置1002中，计算装置1000通常包括一个或多个处理器1004和系统存储器1006。存储器总线1008可以用于处理器1004和系统存储器1006之间的通信。

根据期望的配置，处理器1004可以是任何类型的，包括但不限于微处理器(μp)、微控制器(μc)、数字信号处理器(dsp)或者其任何组合。处理器1004可以包括一个更多个级别的高速缓存，诸如高速缓冲存储器1012、处理器核1014和寄存器1016。处理器核1014可以包括算术逻辑单元(alu)、浮点单元(fpu)、数字信号处理核(dsp核)或者其任何组合。存储器控制器1018也可以与处理器1004一起使用，或者在一些实现中，存储器控制器1010可以是处理器1004的内部部分。

根据期望的配置，系统存储器1006可以是任何类型，包括但不限于易失性存储器(诸如ram)、非易失性存储器(诸如rom、闪速存储器等)或其任何组合。系统存储器1006通常包括操作系统1020、一个或多个应用1022和程序数据1024。

计算装置1000可以具有附加特征或功能以及用于促进基本配置1002与任何所需装置和接口之间的通信的附加接口。例如，可以使用总线/接口控制器1040来经由存储接口总线1034促进基本配置1002与一个或多个数据存储装置1032之间的通信。数据存储装置1032可以是可移动的存储装置1036、不可移动的存储装置1038或者其组合。可移动的存储装置和不可移动的存储装置的示例包括诸如软盘驱动器和硬盘驱动器(hdd)的磁盘装置、诸如光盘(cd)驱动器或数字通用盘(dvd)驱动器的光盘驱动器、固态驱动器(ssd)和磁带驱动器等等。示例性计算机存储介质可以包括以任何方法或技术实施的用于存储诸如计算机可读指令、数据结构、程序模块或者其他数据的信息的易失性和非易失性、可移动和不可移动的介质。

系统存储器1006、可移动存储1036和不可移除存储1038都是计算机存储介质的示例。计算机存储介质包括但不限于ram、rom、eeprom、闪存或其它存储器技术、cd-rom、数字通用盘(dvd)或其他光学存储器、磁带盒、磁带、磁盘存储或其他磁存储装置或可用于存储所需信息并且可由计算装置1000访问的任何其它介质。任何这样的计算机存储介质可以是装置1000的一部分。因此，使用如本文所讨论的基于sram的存储器结构，可以实现任何计算机存储介质。

计算装置1000还可以包括接口总线1040，用于便于经由总线/接口控制器1030从各种接口装置(例如，输出接口、外围接口和通信接口)到基本配置1002的通信。示例性输出装置1042包括图形处理单元1048和音频处理单元1050，其可经配置为以经由一个或多个a/v端口1052与诸如显示器或扬声器的各种外部装置进行通信。示例性外围接口1044包括串行接口控制器1054或并行接口控制器1056，其可被配置为经由一个或多个i/o端口1058与诸如输入装置(例如，键盘、鼠标、笔、语音输入装置、触摸输入装置等)或其他外围装置(例如打印机、扫描仪等等)的外部装置进行通信。示例性通信装置1046包括网络控制器1060，网络控制器1060可被布置为便于通过一个或多个通信端口1064通过网络通信与一个或多个其他计算装置1062通信。通信连接是通信介质的一个示例。通信介质通常可以通过计算机可读指令、数据结构、程序模块或诸如载波或其他传输机构的调制数据信号中的其他数据来实现，并且包括任何信息传递介质。“调制数据信号”可以是以对信号中的信息进行编码的方式设置或改变其特征中的一个或多个的信号。作为示例，通信介质可以包括诸如有线网络或直接有线连接的有线介质、以及诸如声学、射频(rf)、红外(ir)和其他无线介质的无线介质。本文所用的术语计算机可读介质可以包括存储介质和通信介质两者。

计算装置1000可以被实施为小形状因子的便携式(或移动)电子装置的一部分，所述电子装置例如为蜂窝电话、个人数据助理(pda)、个人媒体播放器装置、无线网络监视装置、个人耳机装置、专用装置或包括上述任何功能的混合装置。计算装置1000也可以实施为包括膝上型计算机和非膝上型计算机配置的个人计算机。

本公开不限于在本申请中描述的特定实施例，其旨在作为各方面的说明。在不脱离其精神和范围的情况下，可以进行许多修改和变化。除了这里列举的那些之外，在本公开的范围内的功能上等效的方法和设备都是可行的。这些修改和变化旨在落在所附权利要求的范围内。本公开内容将仅受所附权利要求的条款以及这些权利要求的等同物的全部范围的限制。应当理解，本公开内容不限于特定方法、化合物或组合物，他们当然是可以变化的。还应当理解，本文使用的术语仅用于描述特定实施例的目的，而不是限制性的。

关于在本文中使用基本上任何复数和/或单数术语，本领域技术人员可以从复数转变为单数形式和/或从单数转换为复数形式，以适合于上下文和/或应用程序。为了清楚起见，这里可以明确地阐述各种单数/复数排列。

本领域技术人员将会理解，一般来说，本文使用的术语特别是在所附权利要求(例如，所附权利要求书的主体)中所使用的术语通常旨在作为“开放”术语(例如术语“包含”应被解释为“包含但不限于”，术语“具有”应解释为“至少具有”，术语“包括”应解释为“包括但不限于”，等等)。本领域技术人员将进一步理解，如果意图引入权利要求记载的具体数目，则在权利要求书中将明确地记载这种意图，并且在没有这种记载的情况下，则不存在这样的意图。例如，为了帮助理解，以下附加的权利要求可以包含引入性短语“至少一个”和“一个或多个”的使用，以引入权利要求的记载。

然而，这样的短语的使用不应被解释为暗示通过不定冠词“a(一)”或“an(一个)”引入权利要求的记载将包含这种引入的权利要求的记载的任何特定权利要求限定于仅包含一个这样的记载的实施例，即使同一权利要求包括引入性短语“一个或多个”或“至少一个”以及诸如“a”或“an”(例如“a”和/或“an”应被解释为“至少一个”或“一个或多个”)的不定冠词时也是如此；对于使用用于引入权利要求的记载的定冠词也是如此。此外，即使明确地记载了引入的权利要求的记载的具体数目，但本领域技术人员将认识到，这种记载应被解释为至少表示所记载的数目(例如，“两个记载”的单独记载在没有其它修饰语的情况下表示至少两个记载或者两个或更多个记载)。

此外，在使用类似于“a、b和c等中的至少一个”的惯用语的那些情况下，一般来说，这样的结构意指在本领域技术人员将理解该惯用语的意义上(例如，“具有a、b和c中的至少一个的系统”将包括但不限于，具有单独的a、单独的b、单独的c、a和b一起、a和c一起、b和c一起、和/或a、b和c一起等的系统)。本领域技术人员将进一步理解，实际上，呈现两个或更多个替代术语的任何转折词和/或短语，无论是在说明书、权利要求书或附图中，都应理解为考虑到包括术语之一、任何一个术语、或两个术语的可能性。例如，短语“a或b”将被理解为包括“a”或“b”或“a和b”的可能性。

另外，在本公开的特征或方面根据马库什组描述的情况下，本领域技术人员将认识到，本公开也因此根据马库什组的任何个体成员或成员子组来描述。

此外，术语“第一”、“第二”、“第三”、“第四”等的使用是区分过程中的组件或步骤的重复实例，并且不施加连续或时间限制，除非特别声明要求这种连续或时间顺序。

如本领域技术人员将理解的，为了任何和所有目的，例如在提供书面描述方面，本文公开的所有范围还包括任何和所有可能的子范围及其子范围的组合。任何列出的范围都可以被容易地识别为足够地描述并使相同的范围被分解成至少相等的一半、三分之一、四分之一、五分之一、十分之一等等。作为非限制性示例，本文讨论的每个范围可以容易地分解成下三分之一、中三分之一和上三分之一等。本领域技术人员还将理解，所有语言，诸如“至多”、“至少”、“大于”、“小于”等等，包括所记载的数字，并且指的是可以随后分解成如上所述的子范围的范围。最后，如本领域技术人员将理解的，范围包括每个单独的成员。因此，例如，具有1至3个元素的组是指具有1个、2个或3个元素的组。类似地，具有1至5个元素的组是指具有1个、2个、3个、4个或5个元素的组，以此类推。

尽管本文已经公开了各种方面和实施例，但是其他方面和实施例是可能的。本文公开的各个方面和实施例是为了说明的目的，而不意在是限制性的，其真实范围和精神由所附权利要求书指示。