DDR信号布线板、印刷电路板以及电子装置的制作方法

本申请涉及叠层的布线板技术领域，尤其涉及一种ddr信号布线板及具有该布线板的印刷电路板和电子装置。

背景技术：

随着电子信息技术的不断发展，双倍速率同步动态随机存储器((doubledataratesdram，ddr)已成为现在的主流内存规范，普遍受到各大芯片组厂商的主流产品的支持。目前ddr运行频率主要有100mhz、133mhz、166mhz三种，由于ddr内存具有双倍速率传输数据的特性，因此在ddr内存的标识上采用了工作频率×2的方法，也就是ddr2、ddr3和ddr4。

现有的pcb(printedcircuitboard，印刷电路板)通常采用叠层的布线板对ddr信号进行布线。目前叠层的布线板通常有较多的布线层，即pcb板的阶数或者层数较高，电源设计有单独的电源平面，增加了pcb板的设计成本。且信号线布设于多个布线层上，既无法保证ddr信号线的信号完整性，也不易管控信号线的阻抗。

技术实现要素：

本申请提供一种ddr信号布线板及具有该布线板的印刷电路板和电子装置，所述ddr信号布线板具有较少的布线层数，可降低设计成本，并使ddr信号线的信号完整性更可靠，以提高ddr信号传输的质量。

本申请一方面提供一种ddr信号布线板，所述ddr信号布线板包括：

第一布线层，用于设置ddr信号线中的第一数据线以及第一电源线；

第二布线层，用于设置第一接地平面；

第三布线层，用于设置ddr信号线中的地址线、控制线、时钟线和第二数据线以及第二电源线；

第四布线层，用于设置第二接地平面以及第三电源线；

其中，所述第一布线层、第二布线层、第三布线层、第四布线层按照从上至下的顺序依次层叠设置。

本申请另一方面还提供一种印刷电路板，所述印刷电路板至少包括上述的ddr信号布线板。

本申请又一方面还提供一种电子装置，包括存储设备、控制器设备以及印刷电路板，所述印刷电路板用于搭载所述存储设备以及控制器设备，所述印刷电路板至少包括上述的ddr信号布线板。

本申请的ddr信号布线板通过将ddr信号线布设于第一、三布线层，并将第二、四布线层布设为完整的接地平面，使得ddr信号线的信号完整性更可靠。此外，不单独设计ddr电源平面层，而将ddr电源布设于第一、三、四布线层，并保证电源通路的pnd阻抗满足设计要求，可节省ddr信号布线板的布线层数，以降低设计成本。

进一步地，本申请的ddr信号布线板将大部分数据线布设于第一布线层，可减少芯片之间的布线过孔，从而可提高ddr信号传输的质量。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施方式的ddr信号布线板的第一布线层的结构示意图。

图2是本申请一实施方式的ddr信号布线板的第二布线层的结构示意图。

图3是本申请一实施方式的ddr信号布线板的第三布线层的结构示意图。

图4是本申请一实施方式的ddr信号布线板的第四布线层的结构示意图。

主要元件符号说明

ddr信号布线板20

第一布线层21

第二布线层22

第三布线层23

第四布线层24

第一数据线311

第二数据线312

地址线32

控制线33

时钟线34

第一电源线411

第二电源线412

第三电源线413

第一接地平面331

第二接地平面332

电子装置100

存储设备11

控制设备12

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请一并参阅图1-4，本申请提供一种ddr信号布线板20。可以理解，所述ddr信号布线板20为印刷电路板(printedcircuitboard，pcb)(图未示)的其中一部分。

在本申请中，所述印刷电路板采用m+n+m的叠层(stackup)结构，或x层anylayer(任意层)叠层结构，其中，m≥2，n≥2且为偶数，x≥6且为偶数。

在本实施方式中，所述ddr信号布线板20包括第一布线层21、第二布线层22、第三布线层23、第四布线层24。其中，所述第一布线层21、第二布线层22、第三布线层23、第四布线层24按照从上至下的顺序依次层叠设置。

在本实施方式中，所述ddr信号为lpddr4(lowpowerdoubledatarate4sdram)芯片的ddr信号，ddr信号线包括四组数据线、两组地址线、两组控制线、一对时钟线。

其中，每组数据线包括数据信号线(data)、数据选通信号线(datastrobe，dqs)、数据屏蔽逆向线(datamaskinversion，dmi)。具体地，第一组数据线包括：ebi0_data0-data7、dqs0、dmi0，第二组数据线包括：ebi0_data8-data15、dqs1、dmi1，第三组数据线包括：ebi1_data0-data7、dqs0、dmi0，第四组数据线包括：ebi1_data8-data15、dqs1、dmi1。

两组地址线包括：ebi0_ca0-ca5和ebi1_ca0-ca5。

两组控制线和一对时钟线包括：ebi0_cs、cke、clk、reset和ebi1_cs、cke、clk、reset。

其中，ca为commandaddress的缩写，cs为commandselect(芯片选择)的缩写，cke为clockenable(时钟使能)的缩写，ck为clock(时钟)的缩写。

具体地，请参阅图1，图1是本申请一实施方式的ddr信号布线板20的第一布线层21的结构示意图。在本实施方式中，所述第一布线层21用于设置ddr信号线中的第一数据线311以及第一电源线411。

在本实施方式中，所述第一数据线311包括各组数据线中除数据选通信号线dqs之外的数据线，即，所述第一布线层21上布设有以下四组数据线：第一组数据线中的ebi0_data0-data7、dmi0，第二组数据线中的ebi0_data8-data15、dmi1，第三组数据线中的ebi1_data0-data7、dmi0，第四组数据线中的ebi1_data8-data15、dmi1。

在本实施方式中，所述第一电源线411布设为电源铜箔。

在本实施方式中，所述第一电源线411的电源铜箔在所述第一布线层21上的布设位置对应于电子装置100的存储设备11，例如emcp芯片的电源端子的焊盘区域。

请参阅图2，图2是本申请一实施方式的ddr信号布线板20的第二布线层22的结构示意图。在本实施方式中，所述第二布线层22用于设置第一接地平面331。

请参阅图3，图3是本申请一实施方式的ddr信号布线板20的第三布线层23的结构示意图。在本实施方式中，所述第三布线层23用于设置ddr信号线中的地址线32、控制线33、时钟线34和第二数据线312以及第二电源线412。

在本实施方式中，所述第二数据线312包括各组数据线中的数据选通信号线dqs。即，所述第三布线层23上布设有以下信号线：两组地址线32：ebi0_ca0-ca5和ebi1_ca0-ca5，两组控制线33和一对时钟线34：ebi0_cs、cke、clk、reset和ebi1_cs、cke、clk、reset，第一组数据线中的dqs0，第二组数据线中的dqs1，第三组数据线中的dqs0，第四组数据线中的dqs1。

在本实施方式中，所述第二电源线412布设为电源铜箔。

在本实施方式中，所述第二电源线412的电源铜箔在所述第三布线层23上的布设位置位于所述第三布线层23上的ddr信号线的缝隙之间。

请参阅图4，图4是本申请一实施方式的ddr信号布线板20的第四布线层24的结构示意图。在本实施方式中，所述第四布线层24用于设置第二接地平面332以及第三电源线413。

在本实施方式中，所述第三电源线413布设为电源铜箔。

在本实施方式中，所述第三电源线413的电源铜箔在所述第四布线层24上的布设位置位于所述第三布线层23上的ddr信号线在所述第四布线层24上的非投影区。

本申请的ddr信号布线板20通过将ddr信号线布设于第一、三布线层，并将第二、四布线层布设为完整的接地平面，使得ddr信号线的信号完整性更可靠。此外，不单独设计ddr电源平面层，而将ddr电源布设于第一、三、四布线层，并保证电源通路的pnd(powerdeliverynetwork，电源传输网络)阻抗满足设计要求，可节省ddr信号布线板20的布线层数，以降低设计成本。

进一步地，本申请的ddr信号布线板20将大部分数据线布设于第一布线层21，可减少芯片之间的布线过孔，从而可提高ddr信号传输的质量。

进一步地，本申请的ddr信号布线板20将高速的dqs信号线和时钟线34布设于第三布线层23，并做微带线，使得所述ddr信号布线板具有较好的emi(electromagneticinterference，电磁干扰)屏蔽效果。

进一步地，本申请的ddr信号布线板20将敏感的控制线33和地址线32布设于所述第三布线层23，使其相邻的布线层都是接地平面，可有效防止外界的辐射干扰。

在本实施方式中，所述第一数据线311、两组地址线32、两组控制线33均设计为单端信号线，其管控阻抗均设计为差模45欧姆。所述第二数据线312、时钟线34均设计为差分信号线，其管控阻抗均设计为差分90欧姆。例如，每一所述数据线dqs为两根一正一负的差分信号线。

目前lpddr4的设计要求通常是将信号线的阻抗管控为40欧姆，由于信号线的阻抗与其宽度成反比，这就要求信号线需要做得很宽，而为了减小信号串扰问题，线距也需要拉宽，这就导致布线板上的布线面积过大，不利于适应小型电子装置的设计要求。

本申请的ddr信号布线板20将ddr单端信号线做45欧姆阻抗管控，差分信号线做差模90欧姆阻抗管控，使得信号线的阻抗管控更容易实现，并使pcb更好加工。

在本实施方式中，所述第一布线层21上的单端信号线的线宽设计为大于等于60um，线距设计为所述线宽的两倍。

所述第三布线层23上的单端信号线的线宽设计为大于等于43um，线距设计为所述线宽的2.5倍。

所述第三布线层23上的差分信号线的线宽设计为大于等于43um，线距设计为所述线宽的两倍。

本申请的ddr信号布线板20将信号线的线距均设计为2倍线宽以上，可有效减少信号线之间的信号串扰风险，从而可有效提高信号的可靠性。

本申请实施例还提供一种印刷电路板(图未示)，其包括上述任意一种ddr信号布线板20。其中，所述印刷电路板采用m+n+m的叠层(stackup)结构，或x层anylayer(任意层)叠层结构，其中，m≥2，n≥2且为偶数，x≥6且为偶数。所述ddr信号布线板20为所述印刷电路板的其中一部分。

在本实施方式中，所述ddr信号布线板20的叠层采用2阶hdi(highdensityinterconnector，高密度互连)主板设计，且不设计单独的ddr电源平面，可节省印刷电路板的设计阶数，以降低印刷电路板的设计成本。

如图1所示，本申请实施例还提供一种电子装置100，其包括存储设备11、控制设备12以及上述的印刷电路板。其中，所述存储设备11包括多个数据端子，所述存储设备11用于存储从所述数据端子输入的数据。所述控制设备12用于控制所述存储设备11进行所述数据的存取。

所述印刷电路板用于搭载所述存储设备11以及控制设备12。

在本实施方式中，所述存储设备11为lpddr4存储芯片，所述lpddr4是第四代低功耗双倍速率同步动态随机存储器。

所述控制设备12例如可以是cpu等器件或是比cpu还集成更多功能的器件。

所述电子装置100可以为智能手机、平板电脑或笔记本电脑等移动式电子产品。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。

最后应说明的是，以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。