读出放大器及其感测方法以及非易失性存储器装置的制造方法
【专利说明】读出放大器及其感测方法以及非易失性存储器装置
[0001]相关申请的交叉引用
[0002]本专利申请要求于2013年12月16日提交的韩国专利申请N0.10-2013-0156517的优先权，该申请的全部内容以引用方式并入本文中。
技术领域
[0003]与本公开一致的方法、装置和制造物件涉及读出放大器、包括该读出放大器的非易失性存储器装置以及该读出放大器的感测方法。
【背景技术】
[0004]磁性随机存取存储器(MRAM)利用存储单元的磁性隧道结(MTJ)元件的电阻改变来存储数据。MTJ元件的电阻根据自由层的磁化方向而改变。当自由层的磁化方向与被钉扎层的磁化方向相同时，MTJ元件具有低电阻值。当自由层的磁化方向与被钉扎层的磁化方向相反时，MTJ元件具有高电阻值。MTJ元件的低电阻值对应于数据‘0’，而MTJ元件的高电阻值对应于数据‘I’。
[0005]在MRAM的数据记录方法中，存在一种利用数位线在MTJ元件中记录数据的方法。在采用上述记录方法的MRAM中，将写电流施加至与MTJ元件间隔地安装的数位线，并且利用写电流产生的磁场改变自由层的磁化方向。将读电流施加在MTJ元件的两端之间。在MRAM中，读电流的路径与写电流的路径不同。然而，就不使用数位线的自旋转移力矩磁阻式随机存取存储器(STT-MRAM)而言，读电流的路径与写电流的路径相同。
【发明内容】
[0006]根据一个或多个示例性实施例的一方面，提供了一种读出放大器，其感测存储在选择的存储单元中的数据，该读出放大器包括:第一比较器，其通过将从第一参考单元接收的第一参考信号与从选择的存储单元接收的感测目标信号进行比较来产生第一比较信号，并且通过将感测目标信号与从第二参考单元接收的第二参考信号进行比较来产生第二比较信号，第二参考单元与第一参考单元在不同状态下被写入；以及第二比较器，其通过将第一比较信号与第二比较信号进行比较来感测存储在选择的存储单元中的数据。
[0007]根据一个或多个示例性实施例的另一方面，提供了一种非易失性存储器装置，其包括:存储单元阵列，其包括存储单元、第一参考单元和第二参考单元，存储单元存储数据，第一参考单元在第一状态下被写入，第二参考单元在与第一状态不同的第二状态下被写入；以及读出放大器，其利用第一参考单元和第二参考单元感测存储在存储单元中的数据，其中读出放大器包括:第一比较器，其分别将从第一参考单元接收的第一参考信号和从第二参考单元接收的第二参考信号与从存储单元接收的感测目标信号进行比较，以产生第一比较信号和第二比较信号；以及第二比较器，其将第一比较信号与第二比较信号进行比较，以基于比较结果感测存储在存储单元中的数据。
[0008]根据一个或多个示例性实施例的又一方面，提供了一种非易失性存储器装置的感测方法，该感测方法包括以下步骤:利用与存储数据的存储单元相同的单元来存储第一状态和第二状态；以及当执行读操作时，利用由存储了第一状态和第二状态的所述单元提供的第一参考信号和第二参考信号通过多个比较操作来感测存储在选择的存储单元中的数据。
【附图说明】
[0009]下面将参照附图更加详细地描述示例性实施例。然而，示例性实施例可按照不同的形式实现，并且不应理解为限于本文阐述的示例性实施例。相反，提供这些示例性实施例以使得本公开将是彻底和完整的，并且将本发明构思的范围完全传递给本领域技术人员。相同的附图标记始终指代相同的元件。
[0010]图1是示出根据一些示例性实施例的非易失性存储器装置的框图；
[0011]图2是示出根据示例性实施例的包括在图1的非易失性存储器装置的存储单元阵列中的存储单元的示图；
[0012]图3和图4是表示根据存储在图2的存储单元中的数据的可变电阻元件的磁化方向的示图；
[0013]图5是示出根据示例性实施例的包括在图1的读出放大器单元中的读出放大器的框图；
[0014]图6是根据示例性实施例的用于解释图5的读出放大器的两级比较操作的示图；
[0015]图7是根据另一示例性实施例的用于解释图5的读出放大器的两级比较操作的示图；
[0016]图8是示出根据示例性实施例的图5的读出放大器的框图；
[0017]图9是示出根据另一示例性实施例的图5的读出放大器的框图；
[0018]图10是示出根据又一示例性实施例的图5的读出放大器的电路图；
[0019]图11是示出根据修改的示例性实施例的图10的读出放大器的第二比较器的电路图；
[0020]图12是示出根据又一示例性实施例的图5的读出放大器的框图；
[0021]图13是示出根据另一示例性实施例的图12的读出放大器的电路图；
[0022]图14是示出根据另一示例性实施例的图12的读出放大器的电路图；
[0023]图15是示出根据示例性实施例的非易失性存储器装置的感测方法的流程图；
[0024]图16是示出根据示例性实施例的包括非易失性存储器装置的移动电子系统的框图；
[0025]图17是示出根据示例性实施例的包括非易失性存储器装置的存储卡的框图；以及
[0026]图18是用于解释其中使用了图17的存储卡的各种系统的说明图。
【具体实施方式】
[0027]下文中，将参照其中示出了示例性实施例的附图更加全面地描述示例性实施例。然而，本发明构思可按照不同的形式实现，并且不应理解为限于本文阐述的示例性实施例。相反，提供这些示例性实施例以使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域技术人员。在附图中，为了清楚起见，可夸大层和区的尺寸和相对尺寸。相同的附图标记始终指代相同的元件。
[0028]图1是示出根据一些示例性实施例的非易失性存储器装置的框图。参照图1，非易失性存储器装置10包括存储单元阵列11、地址解码器12、列解码器13、读出放大器单元14和输入/输出(I/O)缓冲器15。
[0029]非易失性存储器装置10利用在不同状态下被进行写入的多个参考单元产生多个参考信号。非易失性存储器装置10可执行分别将参考信号与从选择的存储单元提供的感测目标信号进行比较的第一比较操作。非易失性存储器装置10可基于第一比较操作的结果执行第二比较操作，以感测存储在选择的存储单元中的数据。非易失性存储器装置10可通过所述两个比较操作利用从参考单元提供的参考信号精确地感测数据。
[0030]存储单元阵列11包括多个非易失性存储单元以存储数据。存储单元阵列11可包括由相变随机存取存储器(PRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、电阻式存储器(诸如电阻随机存取存储器(RRAM))等构成的存储单元。
[0031]存储单元阵列11可包括自旋转移力矩磁阻式随机存取存储器(STT-MRAM)单元。
[0032]存储单元阵列11包括参考单元区域11a。参考单元区域Ila包括多个参考单元。参考单元用于产生参考信号(例如参考电压或参考电流)，该参考信号用于读取存储在存储单元阵列11中的数据。可将参考单元构造为与存储单元阵列11的存储单元相同。可替换地，可将参考单元构造为存储单元阵列11的存储单元的一部分。参考单元可为STT-MRAM。
[0033]参考单元区域Ila在存储单元阵列11中的位置可以是固定的。可替换地，可通过非易失性存储器装置10的外部控制或内部控制不固定地设置参考单元区域Ila的位置。
[0034]参考单元区域Ila包括在不同的程序状态下编程的至少两个参考单元。所述在不同的程序状态下编程的两个参考单元可彼此成对(即，一对两个参考单元)，以读取存储在选择的存储单元中的数据。
[0035]可通过行地址Xi和列地址Yj来选择包括在存储单元阵列11中的存储单元。通过行地址Xi来选择至少一条字线，并且通过列地址Yj来选择至少一条位线BL。
[0036]地址解码器12接收地址(ADDR)以将接收到的地址解码为行地址Xi和列地址Yj。地址解码器12根据行地址Xi选择多条字线中的一条字线。地址解码器12将列地址Yj发送至列解码器13。列解码器13根据列地址Yj将数据线DL连接至选择的位线BL。
[0037]读出放大器单元14包括多个读出放大器。各个读出放大器感测记录在存储单元阵列11的选择的存储单元中的数据。读出放大器单元14将感测的数据放大，以将放大的数据转换为二进制逻辑值。读出放大器单元14将转换后的数据发送至输入/输出缓冲器15ο
[0038]读出放大器单元14将从选择的存储单元提供的感测目标信号与参考信号进行比较。读出放大器单元14根据比较结果确定写在存储单元中的数据是逻辑“O”还是逻辑“I”。
[0039]读出放大器单元14可将从多个参考单元提供的多个参考信号与感测目标信号进行比较。读出放大器单元14可执行分别将参考信号与感测目标信号进行比较的第一比较操作。读出放大器单元14可基于第一比较操作的结果执行第二比较操作以感测存储在选择的存储单元中的数据。
[0040]输入/输出缓冲器15暂时存储从外部装置提供的数据，以将存储的数据发送至读出放大器单元14。输入/输出缓冲器15暂时存储从读出放大器单元14提供的输出数据，以将存储的输出数据发送至外部装置。
[0041]非易失性存储器装置10可通过所述两个比较操作利用从参考单元提供的参考信号精确地感测数据。
[0042]图2是示出根据示例性实施例的包括在图1的非易失性存储器装置的存储单元阵列中的存储单元的示图。在图2中，存储单元MC由STT-MRAM构成。
[0043]存储单元MC可包括可变电阻器件VR和单元晶体管CT。单元晶体管CT的栅极连接至字线(例如，第一字线WLl)。单元晶体管CT的一个电极通过可变电阻器件VR连接至位线(例如，第一位线BLl)。单元晶体管CT的另一电极连接至源极线(例如，第一源极线SLl)。
[0044]可变电阻器件VR包括自由层L1、被钉扎层L3和设置在自由层LI与被钉扎层L3之间的隧道层L2。被钉扎层L3的磁化方向被钉扎。根据给定条件，自由层LI的磁化方向与被钉扎层L3的磁化方向相同或相反。可变电阻器件VR还可包括反铁磁层(未示出)，以钉扎被钉扎层L3的磁化方向。
[0045]当对存储单元MC执行读操作时，将逻辑高电压施加至字线WLl。单元晶体管MC根据字线WLl的电压导通或截止。例如，当将逻辑高电压施加至字线WLl时，单元晶体管MC导通，并且从位线BLl向源极线SL提供读电流，以测量可变电阻器件VR的电阻值。可根据测量的电阻值区分存储在可变电阻器件VR中的数据。
[004