修复电路及包括修复电路的半导体存储器件的制作方法_4

文档序号:9752253阅读:来源:国知局
r>[0084]通过以上实施例可以看出,本申请提供了以下的技术方案。
[0085]技术方案1.一种修复电路,包括:
[0086]正常解码器,适用于响应于第一控制信号而解码输入地址的部分输入地址;
[0087]比较单元,适用于:响应于第二控制信号而比较所述部分输入地址与修复地址的部分修复地址,且若所述部分输入位置与所述部分修复地址彼此对应,则比较单元产生列修复信号;以及
[0088]冗余解码器,适用于响应于列修复信号而解码所述修复地址。
[0089]技术方案2.如技术方案I所述的修复电路,其中,当第一控制信号被去激活时,正常解码器解码所有的输入地址,
[0090]其中,当第二控制信号被去激活时,比较单元比较所有的输入地址与所有的修复地址,且若所述输入地址与所述修复地址彼此对应,则比较单元产生列修复信号。
[0091]技术方案3.如技术方案2所述的修复电路,还包括:
[0092]复制控制单元,适用于:响应于列修复信号而去激活正常解码器,以及响应于第二控制信号而被去激活。
[0093]技术方案4.如技术方案I所述的修复电路,其中,第一控制信号为双测试模式信号,且第二控制信号为用于在双测试模式信号被激活之后的写入操作的信号。
[0094]技术方案5.如技术方案I所述的修复电路,其中比较单元包括:
[0095]第一子比较部,适用于:分别比较所述输入地址与所述修复地址的除了最高有效位之外的所述部分输入地址与所述部分修复地址,并输出比较结果;
[0096]第二子比较部,适用于比较所述输入地址的最高有效位与所述修复地址的最高有效位、并输出比较结果,以及适用于响应于第二控制信号而设定比较结果,以使所述输入地址的最高有效位与所述修复地址的最高有效位彼此对应;以及
[0097]合并部,适用于基于自所述第一子比较部和第二子比较部所输出的比较结果而产生列修复信号。
[0098]技术方案6.如技术方案3所述的修复电路,其中,复制控制单元响应于列修复信号而产生用于去激活正常解码器的截止信号。
[0099]技术方案7.如技术方案6所述的修复电路,其中正常解码器包括:
[0100]预解码器,适用于:若截止信号被去激活则解码所述输入地址,并产生列解码信号;以及
[0101]主解码器,适用于选择对应于列解码信号的正常列线。
[0102]技术方案8.如技术方案7所述的修复电路,其中,预解码器响应于第一控制信号而在不关注状态保留所述输入地址的最高有效位。
[0103]技术方案9.一种半导体存储器件,包括:
[0104]存储单元阵列,包括正常列线和冗余列线;
[0105]正常解码器,适用于:解码输入地址,以及响应于第一控制信号而在不关注状态中通过保留所述输入地址的预定位而存取所述正常列线;
[0106]比较单元,适用于:比较所述输入地址与修复地址,并产生列修复信号,其中列修复信号用于存取冗余列线当中的冗余列线;以及
[0107]复制控制单元,适用于当列修复信号被激活时产生截止信号,其中截止信号用于中断所述正常列线的存取,
[0108]其中,响应于第二控制信号,比较单元将输入地址和修复地址的预定位排除在比较目标之外,且复制控制单元将截止信号保持在预定电平。
[0109]技术方案10.如技术方案9所述的半导体存储器件,其中,第一控制信号为双测试模式信号,且第二控制信号为用于在双测试模式信号被激活之后的写入操作的信号。
[0110]技术方案11.如技术方案9所述的半导体存储器件,其中比较单元包括:
[0111]第一子比较部,适用于:分别比较所述输入地址与所述修复地址的除了最高有效位之外的部分输入地址与部分修复地址,并输出比较结果;
[0112]第二子比较部,适用于比较所述输入地址的最高有效位与所述修复地址的最高有效位,并输出比较结果,以及适用于响应于第二控制信号而设定比较结果,以使所述输入地址的最高有效位与所述修复地址的最高有效位彼此对应;以及
[0113]合并部,适用于基于自所述第一子比较部和第二子比较部输出的比较结果而产生列修复信号。
[0114]技术方案12.如技术方案9所述的半导体存储器件,其中正常解码器包括:
[0115]预解码器,适用于:若截止信号被去激活则解码所述输入地址,并产生列解码信号;以及
[0116]主解码器,适用于选择所述正常列线当中的对应于列解码信号的正常列线。
[0117]技术方案13.如技术方案12所述的半导体存储器件,其中,预解码器响应于第一控制信号而解码所述输入地址的除了所述预定位之外的部分输入地址。
[0118]技术方案14.如技术方案9所述的半导体存储器件,还包括:
[0119]冗余解码器,适用于响应于列修复信号而选择所述冗余列线当中的对应于列修复信号的冗余列线。
[0120]技术方案15.—种用于操作包括正常列线和冗余列线的半导体存储器件的方法,包括:
[0121]比较输入地址与修复地址,且其中输入地址和修复地址的除了其预定位之外的剩余位在双测试模式下的写入操作中被比较;
[0122]若比较的比较结果为所述输入地址与所述修复地址彼此对应,则存取冗余列线;以及
[0123]基于比较结果存取对应于所述输入地址的第一正常列线,其中,不管比较结果如何,第一正常行线和第二正常列线在双测试模式下的写入操作中被存取,其中所述第二正常列线对应于所述输入地址的剩余位而其预定位不同于第一正常列线。
[0124]技术方案16.如技术方案15所述的方法,其中,比较输入地址与修复地址的除了预定位之外的剩余位包括:
[0125]将所述输入地址的最高有效位与所述修复地址的最高有效位设定为彼此对应。
[0126]技术方案17.如技术方案15所述的方法,其中,在除了双测试模下的写入操作以外的操作中,第一正常列线的存取包括:
[0127]若所述输入地址与所述修复地址彼此对应,则中断第一正常列线的存取;以及若所述输入地址与所述修复地址彼此不同,则存取第一正常列线和第二正常列线。
【主权项】
1.一种修复电路,包括: 正常解码器,适用于响应于第一控制信号而解码输入地址的部分输入地址; 比较单元,适用于:响应于第二控制信号而比较所述部分输入地址与修复地址的部分修复地址,且若所述部分输入位置与所述部分修复地址彼此对应,则比较单元产生列修复信号;以及 冗余解码器,适用于响应于列修复信号而解码所述修复地址。2.如权利要求1所述的修复电路,其中,当第一控制信号被去激活时,正常解码器解码所有的输入地址, 其中,当第二控制信号被去激活时,比较单元比较所有的输入地址与所有的修复地址,且若所述输入地址与所述修复地址彼此对应,则比较单元产生列修复信号。3.如权利要求2所述的修复电路,还包括: 复制控制单元,适用于:响应于列修复信号而去激活正常解码器,以及响应于第二控制信号而被去激活。4.如权利要求1所述的修复电路,其中,第一控制信号为双测试模式信号,且第二控制信号为用于在双测试模式信号被激活之后的写入操作的信号。5.如权利要求1所述的修复电路,其中比较单元包括: 第一子比较部,适用于:分别比较所述输入地址与所述修复地址的除了最高有效位之外的所述部分输入地址与所述部分修复地址,并输出比较结果; 第二子比较部,适用于比较所述输入地址的最高有效位与所述修复地址的最高有效位、并输出比较结果,以及适用于响应于第二控制信号而设定比较结果,以使所述输入地址的最高有效位与所述修复地址的最高有效位彼此对应;以及 合并部,适用于基于自所述第一子比较部和第二子比较部所输出的比较结果而产生列修复信号。6.如权利要求3所述的修复电路,其中,复制控制单元响应于列修复信号而产生用于去激活正常解码器的截止信号。7.如权利要求6所述的修复电路,其中正常解码器包括: 预解码器,适用于:若截止信号被去激活则解码所述输入地址,并产生列解码信号;以及 主解码器,适用于选择对应于列解码信号的正常列线。8.如权利要求7所述的修复电路,其中,预解码器响应于第一控制信号而在不关注状态保留所述输入地址的最高有效位。9.一种半导体存储器件,包括: 存储单元阵列,包括正常列线和冗余列线; 正常解码器,适用于:解码输入地址,以及响应于第一控制信号而在不关注状态中通过保留所述输入地址的预定位而存取所述正常列线; 比较单元,适用于:比较所述输入地址与修复地址,并产生列修复信号,其中列修复信号用于存取冗余列线当中的冗余列线;以及 复制控制单元,适用于当列修复信号被激活时产生截止信号,其中截止信号用于中断所述正常列线的存取, 其中,响应于第二控制信号,比较单元将输入地址和修复地址的预定位排除在比较目标之外,且复制控制单元将截止信号保持在预定电平。10.一种用于操作包括正常列线和冗余列线的半导体存储器件的方法,包括: 比较输入地址与修复地址,且其中输入地址和修复地址的除了其预定位之外的剩余位在双测试模式下的写入操作中被比较; 若比较的比较结果为所述输入地址与所述修复地址彼此对应,则存取冗余列线;以及基于比较结果存取对应于所述输入地址的第一正常列线,其中,不管比较结果如何,第一正常行线和第二正常列线在双测试模式下的写入操作中被存取,其中所述第二正常列线对应于所述输入地址的剩余位而其预定位不同于第一正常列线。
【专利摘要】修复电路包括正常解码器,适用于响应于第一控制信号而解码输入地址的部分输入地址;比较单元,适用于响应于第二控制信号而比较所述部分输入地址与修复地址的部分修复地址,并当所述部分输入地址与所述部分修复地址彼此对应时,比较单元产生列修复信号;以及冗余解码器,适用于响应于列修复信号而解码所述修复地址。
【IPC分类】G11C29/44
【公开号】CN105513646
【申请号】CN201510543235
【发明人】尹泰植
【申请人】爱思开海力士有限公司
【公开日】2016年4月20日
【申请日】2015年8月28日
【公告号】US9384859, US20160104546
当前第4页1 2 3 4 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1