085]反相数据选择输出块，被配置为响应于DBI结果信号、第一管道输入脉冲、第二管道输入脉冲和DBI使能信号来将反相的数据输出作为第一数据反相信号和第二数据反相信号中的一种；
[0086]第一管道锁存块，被配置为:响应于第一管道输入信号而接收并储存数据，响应于第一数据反相信号而反相或保持储存的数据，以及响应于第一管道输出信号而将反相的数据或保持的数据输出；以及
[0087]第二管道锁存块，被配置为:响应于第二管道输入信号而接收并储存数据，响应于第二数据反相信号而反相或保持储存的数据，以及响应于第二管道输出信号而将反相的数据或保持的数据输出。
[0088]技术方案9.如技术方案8所述的半导体存储装置，还包括:
[0089]脉冲发生块，被配置为:产生在第一管道输入信号被禁止时被使能的第一管道输入脉冲，以及产生在第二管道输入信号被禁止时被使能的第二管道输入脉冲。
[0090]技术方案10.如技术方案8所述的半导体存储装置，其中，当DBI使能信号被使能时，DBI计算块响应于数据来执行DBI计算。
[0091]技术方案11.如技术方案8所述的半导体存储装置，其中，当DBI使能信号被使能时，反相锁存块在第一管道输入信号和第二管道输入信号中的一种被使能时将数据反相并输出反相的数据。
[0092]技术方案12.如技术方案11所述的半导体存储装置，其中，反相锁存块包括:
[0093]数据反相单元，被配置为在DBI使能信号被使能时将数据反相；
[0094]锁存时钟发生单元，被配置为产生在第一管道输入信号和第二管道输入信号中的一种被使能时被使能的锁存时钟；以及
[0095]数据储存单元，被配置为在锁存时钟被使能时接收并储存数据反相单元的输出信号以及输出储存的信号作为反相的数据。
[0096]技术方案13.如技术方案9所述的半导体存储装置，
[0097]其中，当DBI使能信号和第一管道输入脉冲被使能时，反相数据选择输出块响应于DBI结果信号而输出反相的数据作为第一数据反相信号，以及
[0098]其中，当DBI使能信号和第二管道输入脉冲被使能时，反相数据选择输出块响应于DBI结果信号而输出反相的数据作为第二数据反相信号。
[0099]技术方案14.如技术方案13所述的半导体存储装置，其中，反相数据选择输出块包括:
[0100]开关控制单元，被配置为:在DBI使能信号和第一管道输入脉冲被使能时响应于DBI结果信号而产生第一开关使能信号，以及在DBI使能信号和第二管道输入脉冲被使能时响应于DBI结果信号而产生第二开关使能信号；
[0101]第一开关，被配置为在第一开关使能信号被使能时输出反相的数据作为第一数据反相信号；以及
[0102]第二开关，被配置为在第二开关使能信号被使能时输出反相的数据作为第二数据反相信号。
[0103]技术方案15.如技术方案8所述的半导体存储装置，其中，第一管道锁存块和第二管道锁存块中的每个包括:
[0104]开关，被配置为在第一管道输入信号和第二管道输入信号中的每个被使能时接收数据；
[0105]锁存单元，被配置为:储存开关的输出信号，以及响应于第一数据反相信号和第二数据反相信号中的每个来反相或保持储存的数据；以及
[0106]驱动器，被配置为响应于第一管道输出信号和第二管道输出信号中的每个来放大并输出锁存单元的输出信号。
【主权项】
1.一种半导体存储装置，包括: DBI计算块，被配置为执行DBI计算并基于DBI计算的结果来输出DBI结果信号； 反相锁存块，被配置为在DBI使能信号被使能时将数据反相并输出反相的数据；反相数据选择输出块，被配置为响应于DBI结果信号和管道输入信号来将反相的数据输出作为数据反相信号；以及 管道锁存块，被配置为:接收未反相的数据和反相的数据，并根据DBI计算的结果来将数据和反相的数据中的一种输出。2.如权利要求1所述的半导体存储装置，其中，反相锁存块在管道输入信号和DBI使能信号被使能时将数据反相并输出反相的数据。3.如权利要求2所述的半导体存储装置，其中，反相锁存块包括: 数据反相单元，被配置为在DBI使能信号被使能时将数据反相； 锁存时钟发生单元，被配置为产生在管道输入信号被使能时被使能的锁存时钟；以及数据储存单元，被配置为:在锁存时钟被使能时接收并储存数据反相单元的输出信号，以及将储存的信号输出作为反相的数据。4.如权利要求1所述的半导体存储装置，其中，当DBI使能信号被使能而管道输入信号被禁止时，反相数据选择输出块响应于DBI结果信号而输出反相的数据作为数据反相信号。5.如权利要求4所述的半导体存储装置，其中，反相数据选择输出块包括: 开关控制单元，被配置为在DBI使能信号被使能而管道输入信号被禁止时响应于DBI结果信号来产生开关使能信号；以及 开关，被配置为在开关使能信号被使能时输出反相的数据作为数据反相信号。6.如权利要求1所述的半导体存储装置，其中，管道锁存块在管道输入信号被使能时接收并储存数据，响应于数据反相信号而反相储存的数据或保持储存的数据，以及在管道输出信号被使能时将反相的数据或保持的数据输出。7.如权利要求6所述的半导体存储装置，其中，管道锁存块包括: 开关，被配置为在管道输入信号被使能时接收数据； 锁存单元，被配置为:储存所述开关的输出信号，以及响应于数据反相信号来反相或保持储存的数据；以及 驱动器，被配置为响应于管道输出信号而放大并输出锁存单元的输出信号。8.一种半导体存储装置，包括: DBI计算块，被配置为执行DBI计算并基于DBI计算的结果来输出DBI结果信号； 反相锁存块，被配置为响应于第一管道输入信号、第二管道输入信号和DBI使能信号来将数据反相并输出反相的数据； 反相数据选择输出块，被配置为响应于DBI结果信号、第一管道输入脉冲、第二管道输入脉冲和DBI使能信号来将反相的数据输出作为第一数据反相信号和第二数据反相信号中的一种； 第一管道锁存块，被配置为:响应于第一管道输入信号而接收并储存数据，响应于第一数据反相信号而反相或保持储存的数据，以及响应于第一管道输出信号而将反相的数据或保持的数据输出；以及 第二管道锁存块，被配置为:响应于第二管道输入信号而接收并储存数据，响应于第二数据反相信号而反相或保持储存的数据，以及响应于第二管道输出信号而将反相的数据或保持的数据输出。9.如权利要求8所述的半导体存储装置，还包括: 脉冲发生块，被配置为:产生在第一管道输入信号被禁止时被使能的第一管道输入脉冲，以及产生在第二管道输入信号被禁止时被使能的第二管道输入脉冲。10.如权利要求8所述的半导体存储装置，其中，当DBI使能信号被使能时，DBI计算块响应于数据来执行DBI计算。
【专利摘要】一种半导体存储装置，包括：DBI计算块、反相锁存块、反相数据选择输出块以及管道锁存块。DBI计算块执行DBI计算并基于DBI计算的结果来输出DBI结果信号。反相锁存块在DBI使能信号被使能时将数据反相并输出反相的数据。反相数据选择输出块响应于DBI结果信号和管道输入信号来输出反相的数据作为数据反相信号。管道锁存块接收未反相的数据和反相的数据，并根据DBI计算的结果来将数据和反相的数据中的一个输出。
【IPC分类】G11C7/10
【公开号】CN105609128
【申请号】CN201510600698
【发明人】尹大镐
【申请人】爱思开海力士有限公司
【公开日】2016年5月25日
【申请日】2015年9月18日
【公告号】US9336838, US20160141010