第一至第四数据缓冲单元340、350、360、370的相应的数据传送部341、351、361、371也被导通。相应地，与第一至第四数据缓冲单元340、350、360、370相对应的电流路径形成在节点“QC_N”与地电压VSS端子之间。多个电流路径形成至节点“QC_N”的事实表示，在输入/输出控制信号CS被激活之后，可以以相当大的驱动能力来驱动互补输入/输出线10。
[0071]根本发明的该实施例，半导体存储器件可以利用页缓冲模块220中提供的第一至第四数据缓冲单元340、350、360、370来在数据输出操作中调节驱动能力。
[0072]在图6中，在数据输出操作中电流路径利用第一至第四数据缓冲单元340、350、360、370的相应的传送控制信号FTR、CTR、MTR、TTR而形成，但是电流路径也可以利用第一至第四数据缓冲单元340、350、360、370的相应的设置信号FSET、CSET、MSET、TSET而形成。此外，在图6中，由于输入/输出线1和互补输入/输出线/10被预充电至正电压，因此在数据输出操作中形成电流路径来将输入/输出线1和互补输入/输出线/10中对应的输入/输出线放电。然而，当输入/输出线1和互补输入/输出线/10被预充电至负电压时，在数据输出操作中形成电流路径来将输入/输出线1和互补输入/输出线/10中对应的输入/输出线充电。
[0073]图7是解释图3所示的页缓冲模块220的输出操作的时序图。为了方便，将描述第二数据缓冲单元350的节点“QC”储存具有逻辑“低”(O)值的数据的例子。
[0074]参考图3、图4和图7，当第一至第四数据缓冲单元340、350、360、370的相应的重置信号FRST、CRST、MRST、TRST被激活时，第一数据缓冲单元340的锁存部342、第三数据缓冲单元360的锁存部362和第四数据缓冲单元370的锁存部372耦接至第二数据缓冲单元350的节点“QC”。然后，当输入/输出控制信号CS被激活时，第二数据缓冲单元350的节点“QC”耦接至输入/输出线10，节点“QC_N”耦接至互补输入/输出线/10。在数据输出操作中，在第一至第四数据缓冲单元340、350、360、370与数据输入/输出单元380之间形成电流路径。结果，第一至第四数据缓冲单元340、350、360、370的驱动能力体现在耦接至第二数据缓冲单元350的节点“QC”的输入/输出线/10。然后，经由输入/输出线1和互补输入/输出线/10输出的数据响应于数据选通信号STB而被最终输出至外部。
[0075]图8是解释图7所示的输出操作的电路图。为了方便，图3所示的附图标记按照原样用在图8中，图8仅图示了在数据输出操作中形成电流电路的电路。图7的时序图图示了第二数据缓冲单元350的节点“QC”储存具有逻辑“低”(O)值的数据的情形。S卩，第一数据缓冲单元340的节点“QF”、第三数据缓冲单元360的节点“QM”以及第四数据缓冲单元370的节点“QT”通过数据复制操作来储存具有逻辑“低”(O)值的数据，以及与相应的节点相对应的节点“QF_N”、“QC_N”、“QM_N”、“QT_N”储存具有逻辑“高”⑴值的数据。
[0076]参考图3、图7和图8，第一至第四数据缓冲单元340、350、360、370的相应的锁存部 342、352、362、372 根据节点“0?_^’、“0(:”、“0(^”、“01_^’、“01^” 的数据来导通。当第一至第四数据缓冲单元340、350、360、370的相应的重置信号FRST、CRST, MRST, TRST被激活时，第一至第四数据缓冲单元340、350、360、370的相应的设置/重置部343、353、363、373的对应的晶体管也被导通。相应地，与第一至第四数据缓冲单元340、350、360、370相对应的电流路径形成在节点“QC”与地电压VSS端子之间。多个电流路径形成至节点“QC”的事实表示，在输入/输出控制信号CS被激活之后，可以以相当大的驱动能力来驱动输入/输出线10。
[0077]根本发明的该实施例，半导体存储器件可以利用页缓冲模块220中提供的第一至第四数据缓冲单元340、350、360、370来在数据输出操作中调节驱动能力。
[0078]图9是图2所示的页缓冲模块220的详细图。为了方便的目的，仅描述了图3的实施例的一些电路和一些新增的电路。
[0079]参考图9，页缓冲模块220包括第一至第三锁存单元910、920、930、数据输入/输出单元940、第一传送单元950和第二传送单元960。第一至第三锁存单元910、920、930对应于图3的第一至第三锁存部342、352、362，数据输入/输出单元940对应于图3的数据输入/输出单元380，第一传送单元950和第二传送单元960是新增的。在附图中将不图示除前述配置以外的图3的其他电路，将给出以下描述。
[0080]第一传送单元950，包括:第一晶体管TR1，其用于在数据输出操作中响应于激活的第一控制信号DOl来将第一锁存单元910耦接至第二锁存单元920，即，用于响应于第一控制信号DOl来将第一锁存单元910的节点“QF”耦接至第二锁存单元920的节点“QC” ；以及第二晶体管TR2，其用于响应于第一控制信号DOl来将第一锁存单元910的节点“QF_N”耦接至第二锁存单元920的节点“QC_N”。
[0081]第二传送单元960，包括:第三晶体管TR3，其用于在数据输出操作中响应于激活的第二控制信号D02来将第二锁存单元920耦接至第三锁存单元930，即，用于响应于第二控制信号D02来将第二锁存单元920的节点“QC”耦接至第三锁存单元930的节点“QM” ；以及第四晶体管TR4，其用于响应于第二控制信号D02来将第二锁存单元920的节点“QC_N”耦接至第三锁存单元930的节点“QM_N”。
[0082]通过数据感测操作之后的数据复制操作，第一锁存单元910的节点“QF”、第二锁存单元920的节点“QC”以及第三锁存单元930的节点“QM”具有相同的数据，相似地，第一锁存单元910的节点“QF_N”、第二锁存单元920的节点“QC_N”以及第三锁存单元930的节点“QM_N”也具有相同的数据。当第一和第二控制信号D01、D02在数据输出操作中被激活时，第一锁存单元910可以驱动第二锁存单元920的节点“QC”、“QC_N”，第三锁存单元930也可以驱动第二锁存单元920的节点“QC”、“QC_N”。然后，当节点QC和互补节点QC_N响应于输入/输出控制信号CS被耦接至输入/输出线1和互补输入/输出线/10时，储存在中的数据利用第一至第三锁存单元910、920、930的驱动能力而被输出至输入/输出线1和互补输入/输出线/10。
[0083]第一和第三锁存单元910、930的驱动能力体现在第二锁存单元920，使得第一至第三锁存单元910、920、930的所有驱动能力可以用在数据输出操作中。
[0084]再次参考图3，如上所述，第一至第四数据缓冲单元340、350、360、370在编程操作中储存对应的数据。所述数据包括储存在多电平单元中的真实数据、与编程状态相对应的数据等等。即，随着在编程操作中将被储存的数据量增大，数据缓冲单元的数量应当增大。例如如图3所示，当需要四个数据缓冲单元来储存2位数据时，应当增加一个或更多个数据缓冲单元来储存3位数据。此外，近来，编程操作已经变得越来越复杂，导致了数据缓冲单元数量的增大。
[0085]图10是说明根据本发明一个实施例的半导体存储系统的框图。
[0086]参考图10，半导体存储系统可以包括控制器1110和半导体存储器件1120。
[0087]控制器1110控制半导体存储器件1120，控制器1110和半导体存储器件1120交换各种信号。例如，控制器1110可以控制用于将数据DAT储存在半导体存储器件1120中的数据写入操作以及将被执行的用于输出储存数据DAT的数据读取操作。控制器1110和半导体存储器件1120可以交换用于这样的操作的命令CMD、数据DAT和地址ADD。
[0088]例如，半导体存储器件1120可以具有图2所示的配置，并且相似地，可以包括图3所示的页缓冲模块220。半导体存储器件1120将页数量信息BF_EA提供给控制器1110，且控制器1110提供激活数量信息EN_EA。页数量信息BF_EA表示页缓冲模块220中所提供的页缓冲单元的数量。在图3的实施例中，页缓冲单元的数量是四(第一至第四数据缓冲单元340、350、360、370)。激活数量信息EN_EA表示在数据读取操作中激活的页缓冲单元的数量。
[0089]在下文中，将描述半导体存储系统的电路操作。
[0090]在执行电路操作之前，半导体存储器件1120将页数量信息BF_EA提供给控制器IllOo如上所述，在数据输出操作中将被激活的数据缓冲单元对应于在数据输出操作中的驱动能力。因此，提供给控制器1110的页数量信息BF_EA表示在数据输出操作中半导体存储器件1120的最大驱动能力。相应地，控制器1110可以基于页数量信息BF_EA来计算在数据输出操作中的半导体存储器件1120的最大驱动能力。然后，控制器1110基于计算的最大驱动能力来确定半导体存储器件1120的最有效驱动能力，并且输出确定的驱动能力作为激活数量信息EN_EA。相应地，半导体存储器件1120可以通过与激活数量信息EN_EA相对应的数目个数据缓冲单元来执行数据输出操作。
[0091]控制器1110可以识别半导体存储器件1120中提供的数据缓冲单元的数量，以及通过调节数据缓冲单元的数量来在数据输出操作中调节半导体存储器件1120的驱动能力。这说明也许有可能调节半导体存储器件1120的数据输出操作的速度。
[0092]一种调节将被激活的数据缓冲单元的数量的方法可以根据设计目的而改变。
[0093]例如，也许有可能利用由控制器1110提供的激活数量信息EN_EA来直接控制第一至第四数据缓冲单元340、350、360、370的激活操作