专利名称：相移掩膜及其制造方法
技术领域：
本发明涉及一种用于制造半导体器件的方法；并且更具体地，涉及在用于极端紫外(EUV)光的光刻工艺中使用的相移掩膜及其制造方法。
背景技术：
通常，光刻法利用传输光学，并且更具体地，使用相移掩膜来改善分辨率。相移掩膜以包括相移层的结构形成，所述相移层可使照射到石英基片的特定区域上的光产生180度的相移。当使用以上相移掩膜来执行光刻工艺时，透射通过相移层的光与非透射的光之间产生了相位差。因而，在两光之间发生相消干涉(destructive interference)，由此改善了分辨率。
图1是图解一半导体器件的典型相移掩膜结构的简化剖面视图。
如图所示，多薄层结构4形成于基片1上，而吸收材料5形成于多薄层结构4的预定区上。基片1由低热膨胀的材料形成，且多薄层结构4通常通过交替而反复地沉积钼(Mo)层2和硅(Si)层3来形成。Mo层2和Si层3的每个被沉积到2nm至4nm的厚度，且反复沉积的Mo和Si层2和3的总数是14。
吸收材料5形成为80nm到150nm的厚度。吸收材料5是获得空间像(aerial image)所必需的，且应该提供足够的吸收水平以达到高的图像对比度。然而，因为相移掩膜是开发用于使用传输光学的光刻工艺中的，所以可能难以在使用反射光学的用于EUV光的光刻工艺中使用相移掩膜。
发明内容
因此，本发明的一个目的是提供一种半导体器件的相移掩膜及其制造方法，其中，通过校正在用于EUV光的光刻工艺中使用的掩膜的相位来改善分辨率，所述相移掩膜能够实现微小化的图案。
根据本发明的一个方面，提供有一种半导体器件的相移掩膜，其包括基片；形成于基片之上的多薄层结构，所述多薄层结构包括形成至预定深度的开口；以及填充开口部分的吸收材料。
根据本发明的另一方面，提供有一种用于制造半导体器件的相移掩膜的方法，包括准备基片；形成多薄层结构于基片上；蚀刻多薄层结构的一部分以形成开口；以及用吸收材料填充开口的一部分。
关于结合附图所给出的对实施例的以下描述，以上正文和本发明的特征将得到更好的理解，在附图中图1是图解一半导体器件的典型相移掩膜结构的简化剖面视图；图2是图解根据本发明一实施例的半导体器件的相移掩膜结构的简化剖面视图；以及图3是图解根据本发明一实施例的用于制造半导体器件的相移掩膜的方法的简化剖面视图；以及图4A到4C是图解根据本发明一实施例的使用相移掩膜的光刻法的概念的图示。
具体实施例方式
在下文中，将参考附图来详细描述本发明的示范性的实施例。
图2是图解根据本发明一实施例的半导体器件的相移掩膜结构的简化剖面视图。
如图所示，多薄层结构24形成于基片21之上。多薄层结构24包括钼(Mo)层22和硅(Si)层23，所述钼(Mo)层22和硅(Si)层23以顺序的次序交替而反复地堆叠于彼此之上。单个Mo层22具有约2.8nm的厚度，而单个Si层23具有约4.2nm的厚度。除上述Mo/Si层结构以外，可使用其它多薄层结构。例如，其它多薄层结构可包括Mo/铍(Be)、钼钌(MoRu)/Be或Ru/Be。
蚀刻多薄层结构24的预定部分，以形成开口H，用于形成相移层。吸收材料25形成为填充开口H一部分的厚度。吸收材料25包括从由铝(Al)、硅化钽(TaSi)、氮化钛(TiN)、钛(Ti)、钨(W)、铬(Cr)、硅化镍(NiSi)和氮化硅钽(TaSiN)组成的组中所选择的一个。
当使用具有以上结果的结构的相移掩膜来执行光刻工艺时，相消干涉发生于通过吸收材料25的180度相移的光和边界区处没有相移的光之间。结果，可降低对比度的减少量，从而改善透射到晶片的空间像的对比度。
图3是图解根据本发明一实施例的用于制造相移掩膜的方法的简化剖面视图。在此，相同的参考数字表示图2中所述的相同元素。
如图所示，多薄层结构24形成于基片21之上。多薄层结构24包括钼(Mo)层22和硅(Si)层23，所述钼(Mo)层22和硅(Si)层23以顺序的次序交替而反复地堆叠于彼此之上。单个Mo层22具有约2.8nm的厚度，而单个Si层23具有约4.2nm的厚度。除上述Mo/Si层结构以外，可使用其它多薄层结构。例如，其它多薄层结构可包括Mo/Be、MoRu/Be或Ru/Be，其中交替堆叠的层22和23的数目范围从约35到约45。
选择性地蚀刻多薄层结构24的预定部分，以形成开口H，在开口H处形成相移层。在开口H形成的更多细节中，光致抗蚀剂图案形成于多薄层结构24的某区之上，并且使用光致抗蚀剂图案作为蚀刻掩膜来蚀刻多薄层结构24的预定部分。开口H通过选择性地蚀刻多薄层结构24而形成，这取决于形成开口H的目的。
吸收材料25形成为填充开口H的一部分。吸收材料25包括从由Al、TaSi、TiN、Ti、W、Cr、NiSi和TaSiN组成的组中所选择的一个。取决于形成吸收材料25的目的，吸收材料25的厚度是可变的。
当使用具有以上结果的结构的相移掩膜来执行光刻工艺时，光通过多薄层结构24和吸收材料25而被反射。具体地，从多薄层结构24所反射的光和从吸收材料25所反射的光具有不同的相位，并且因此，分辨率可得到改善。更具体地，相消干涉发生于180度相移的光与多薄层结构24和吸收材料25间的边界区处的没有相移的光之间。结果，可降低对比度的减少量，因而增加了透射到晶片的空间像的对比度。
图4A到4C是图解根据本发明一实施例的用于形成相移掩膜的光刻法的概念的图。
图4A是图解相移掩膜之上的光的能量级的图。图4B是图解晶片之上的光的能量级的图。图4C是图解改善对比度的机制的图，籍此机制，从相移层的反射层所反射的光的相位被反相，以由此具有与未形成相移层的区所反射的光的相消干涉。
根据本发明的示范性的实施例，吸收材料被掩埋于多薄层结构中，而不是形成于其上。吸收材料的这种掩埋导致从多薄层结构反射的光与从吸收材料反射的光之间的相位差。相位差可有助于分辨率的改善。同样，相移掩膜可应用于使用反射光学的EUV光刻工艺。
因为一般使用的基片、多薄层结构和吸收材料仍可用于本发明的上述实施例中，所以不需要修改EUV光刻法设备的设计，而分辨率仍可得到改善。正如与典型使用的相移掩膜相比而言，根据本发明的示范性的实施例的相移掩膜可被用作EUV光刻法的掩膜。因而，工艺裕度也可得到改善。这种改善允许微小化的图案的形成。
本申请包括与2005年12月27日提交于韩国专利局的韩国专利申请No.KR 2005-0130470相关的主题，其全部内容通过引用合并于此。
虽然已经关于某些示范性的实施例而描述了本发明，对本领域的技术人员来说显而易见的是，可进行各种变化和修改而不背离如所附权利要求中所限定的本发明的精神或范围。
权利要求
1.一种半导体器件的相移掩膜，包括基片；形成于所述基片之上的多薄层结构，所述多薄层结构包括形成至预定深度的开口；以及填充所述开口的一部分的吸收材料。
2.权利要求1的相移掩膜，其中所述多薄层结构包括交替堆叠于彼此之上的多个上和下层。
3.权利要求2的相移掩膜，其中所述多薄层结构包括从由钼(Mo)/硅(Si)、Mo/铍(Be)、钼钌(MoRu)/铍Be和Ru/Be组成的组中所选择的一个。
4.权利要求3的相移掩膜，其中所述多薄层结构的下层具有约2.8nm的厚度，而所述多薄层结构的上层具有约4.2nm的厚度。
5.权利要求3的相移掩膜，其中交替堆叠的所述上和下层的数目范围从约35到约45。
6.权利要求1的相移掩膜，其中所述吸收材料包括从由铝(Al)、硅化钽(TaSi)、钛(Ti)、氮化钛(TiN)、钨(W)、铬(Cr)、硅化镍(NiSi)和氮化硅钽(TaSiN)组成的组中所选择的一个。
7.一种用于制造半导体器件的相移掩膜的方法，包括准备基片；形成多薄层结构于所述基片之上；蚀刻所述多薄层结构的一部分以形成开口；以及用吸收材料填充所述开口的一部分。
8.权利要求7的方法，其中所述多薄层结构的形成包括交替地堆叠多个下层和多个上层于彼此之上。
9.权利要求7的方法，其中所述多薄层结构包括从由钼(Mo)/硅(Si)、Mo/铍(Be)、钼钌(MoRu)/铍Be和Ru/Be组成的组中所选择的一个。
10.权利要求9的方法，其中所述多薄层结构的下层具有约2.8nm的厚度，而所述多薄层结构的上层具有约4.2nm的厚度。
11.权利要求9的方法，其中交替堆叠的所述上和下层的数目范围从约35到约45。
12.权利要求7的方法，其中所述吸收材料包括从由铝(Al)、硅化钽(TaSi)、钛(Ti)、氮化钛(TiN)、钨(W)、铬(Cr)、硅化镍(NiSi)和氮化硅钽(TaSiN)组成的组中所选择的一个。
全文摘要
提供了一种相移掩膜及其制造方法。所述相移掩膜包括基片；形成于所述基片之上的多薄层结构，所述多薄层结构包括形成至预定深度的开口；以及填充所述开口的一部分的吸收材料。所述方法包括准备基片；形成多薄层结构于所述基片之上；蚀刻所述多薄层结构的一部分以形成开口；以及用吸收材料填充所述开口的一部分。
文档编号H01L21/027GK1991577SQ200610090739
公开日2007年7月4日 申请日期2006年6月28日 优先权日2005年12月27日
发明者柳明述 申请人:海力士半导体有限公司