专利名称：薄膜元件的制造方法
技术领域：
本发明涉及一种制造薄膜元件的方法。
技术背景在此类方法中，人们频繁使用一种支撑体作为施体(donor)结 构 一部分施体结构(通常是一表面层)例如借助层的转移被用作目 标结构的元件。我们尤其为制造一种绝缘体上锗(GeOI)结构时涉及到这种解 决方案，正如F. Letertre等人在2004材料研究协会，Mat. Res. Soc. Symp. Proc. Vol.809中的论文"swflW c","技术实现的绝缘体上锗 (GeOI)结构(Germanium-On-Insulator (GeOI) structure realized by the smart cut Technology )，，中和C.Deguet等人在ECS 2005， 魁北克，2005-05巻，第78页的"使用s附Wc"/，技术由外延生成晶 片实现的 200mm绝缘体上锗(GeOI )结构(200 mm Gernanium-On画insulator (GeOI) Structures realized from epitaxial wafers using the smart cutTM technology)，，所述。这些论文建议两种可替换的解决方案以转移锗薄膜，其形成 GeOI结构的表面层我们用作施体衬底的是体锗(有时被命名为"Ge Bulk")的衬底(或英文的Wafer)，或者是珪衬底，在其上面外延 沉积一层锗层，其中的至少一部分将被转移。使用体锗的解决方案因为被转移材料的良好结晶品质尤其在电 路方面有优势(体锗的位错率接近零)，但体锗的制造相对复杂，尤 其是因为此材料单位质量的高密度，以及其机械脆性。这就是为何人们目前主要着手在实际中把提及的硅上外延沉积 的基于锗的结构用作施体村底。然而，施行所引用文章中建议的该解决方案可得到锗层，其位错率约几个10"cm、主要是锗在硅上外延的阶段由于这两种材料的晶体点阵之间的晶格参数不同(A = 4.2%)而产生。通常情况下，有意义的是因此把由第一种材料通过外延沉积在第 二种材料上形成的结构用作施体衬底(例如以便利用电学特性，或者 更通常地是物理特性，或者是机械特性)。若这两种材料具有不同的 晶格参数，然而在无特别预防措施时此类解决方案在第一种材料层中 导致相对较高的位错率，这会降低该层的电学特性和/或物理特性。发明内容为了改善这一事实情况，并且特别是为了提供一种薄膜元件的制 造方法，它可将施体衬底的制作便捷和由其所施予的层中的低位错率 结合在一起，本发明提供一种薄膜元件的制造方法，其特征在于以下步骤-在由不同于第一种材料的第二种材料形成的支撑体的结晶层上 外延生长第一种材料结晶层，所述第 一种材料层具有一定厚度使其晶 格参数由支撑体的结晶层的晶格参数决定(并因此通常与之相对应)；-在所述第一种材料层的与支撑体相反的一面形成介电层以形成 一个施体结构；-将施体结构与一个受体衬底进行组装；-去除所述支撑体。因此在第 一种材料层中得到非常少的位错。可按照这两种材料各 自的特性单独选择它们，只要该选择不损害外延层的结晶质量。根据一可能的实施例，我们在介电层形成前，执行第三种材料层 在所述的第 一种材料层上的外延生长步骤，第三种材料层的材料和厚 度被选择使得笫三种材料的晶格参数由支撑体的结晶层晶格参数决 定，第一种材料层因此被包封，且因此被保护在第二种和第三种材料 的层之间。此外，各层都是高品质的，因为晶格参数在该结构的这部分中是均匀的。第三种材料例如是硅。我们因此在必要时可在去除支撑体的步骤之后进行以下步骤-局部蚀刻第一种材料结晶层直到第三种材料层；-第三种材料在因蚀刻而暴露的第三种材料层区域上外延生长。我们因此在表面得到第一种材料区域和第三种材料区域，都具有高结晶品质。每一区域因此可根据其固有的特性被用于特定的目的。 介电层的形成步骤可包括第三种材料外延生长层的至少一部分的氧化步骤，以便得到所述的介电层。这一解决方案特别实用并产生一个品质特别好的氧化物层。此外它突出了上述第三种材料层的外延生长步骤的益处。可能的变化情况是，此结构的介电层的形成步骤包括沉积介电层的步骤。介电层例如是氧化物层。根据一种实施方式，支撑体是一个第二种材料的板。 根据另一种实施方式，支撑体属于绝缘体上表面层类型，其表面 层形成第二种材料的结晶层。第一种材料例如是锗。这一特殊情况因锗的物理特性(特别是电传输特性)及操作难度而变得有意义。第二种材料例如是实心硅，它的运用相对广泛因此可用传统方式进行操作。根据可设想的一种变化，第二种材料是应变硅或SiGe(锗硅)， 这显然旨在增加锗的临界厚度。无论何种情况，我们可在去除支撑体后闲置的笫一种材料结晶层 表面上进行外延生长第一种材料的步骤。最终得到的笫一种材料层将比同样厚度、直接沉积于第二种材料 支撑体上的笫一种材料层质量好。
本发明的另一特征和优势在参考附图阅读接下来的描述中会更明显，其中-图1至7表示根据本发明教导的薄膜制造方法的第一例的主要步骤；-图8和9表示根据本发明的薄膜制造方法的第二例的两个步，-图10和11表示随后的两个步骤，如有必要可实施于通过前述 方法所得到的结构。图中表示的层的厚度只是图示而不应被理解为与现实中的层厚 度成比例关系。
具体实施方式
本发明的第一种实施方式下面参考图1至7进行描述。 在这种实施方式中，我们使用一个结晶硅板2，如图1中所示。 因而此处硅完全松驰。可能的情况是，可以使用一个衬底其表面具有 一层硅层，例如一个SOI (绝缘体上硅)衬底。这样一个结构包括一 个体衬底(通常是珪)， 一个埋氧化物层(通常被命名为BOX，来源 于英语"Buried Oxide")和一个硅表面层。另一种可能的情况，我们 可以使用一个具有一个埋入的不坚固区域的硅衬底，该区域例如是由 某种有助于以后去除村底和被再利用的气体介入而得到的(例如氢)。 使一个厚度小于临界厚度的锗层4在此硅板2上外延生长。临界 厚度是外延层结晶质量得以保证的厚度超过此厚度，缺陷，特别是 位错，出现在外延层上。小于此临界厚度，锗层4的结晶结构(特别 是晶格参数)由板2的表面结晶结构决定锗层4的晶格参数等于硅 板2的表面结晶结构的晶格参数。临界厚度显然取决于进行外延生长 的衬底。关于临界厚度，我们可以参考J.Huang等人的文章"关于在 S/^C^;/S/应变层异质结构中热应力的临界层厚度的计算(Calculation of cirtical layer thickness considering thermal strain in Siix Gex/Si strained-layed hetero-structures)"， J.Appl.Phys.83(1)， 1998美国物理协会。在此处描述的例子中，在一个体硅板上使一个厚度小于3nm的 锗层4外延生长。因此得到图2所示的叠放情况。由于锗层4的厚度小于临界厚度而且其晶体结构由板2的晶体结 构决定，其具有良好的结晶质量，锗层中的位错率实际上为零。在这里推荐的实施方式中，沉积(例如同样是通过外延)非常薄 的硅层6，其厚度特别小于lnm,典型地为几埃。这样则得到图3所 示的结构。另一种情况，可以外延一层稍厚的硅(典型地在lnm和20nm 之间，例如在2nm和3nm之间)和通过化学或物理表面处理氧化该 层的整个或部分。它可以在处理之后使几埃硅，例如较有利地为l或 2个硅单层继续存在。由于板2硅和外延锗的结晶质量，锗上外延硅层也将表示出 一个 良好的结晶质量，这层硅和锗层的界面将有良好的品质，特别是电学 方面。我们可以注意到由该层中硅的晶格参数确定该层中锗的晶格参 数，它将同样在制成的硅层中被重新采用并且无论该层的厚度是多少 都将因此避免位错。注意在这个结构中，锗层4被包封在硅板2和薄 膜6之间，这使得锗层在当前所述方法的随后步骤中得到良好的保护。在适当的清洗之后，在薄膜6上沉积一种电介质，例如Si3N4， 一种高介电常数材料(如A1N或Hf02)， 一种氧化物(如Ah03或 Si02)。在此例中，我们选择沉积SK)2，例如通过一种PECVD (即"等 离子增强化学气相沉积"，换而言之是等离子辅助气相化学沉积)型 方法，这里温度约380。C,以便得到从10nm到300nm的压实或不压 实的氧化物厚度。可能的情况是，有可能直接把这一氧化物层沉积在锗层上而不借 助于外延生长硅层。在这种情况下，Ge/Si02界面具有较差的电学品 质，但是可以适用于一些应用。由此沉积的氣化物层8被用于形成最终得到的GeOI结构的埋氧化物层(或BOX英文为"Buried Oxide")。
氧化物层8沉积之后得到的叠放，如图4表示，随后被转移到一 个受体衬底10,例如另一个表面氧化或非氧化的硅板。这个转移在此 通过氧化物层8在激活将被结合的面之后(例如通过化学激活和/或机 械和/或化学抛光-"CMP"，和/或等离子)，在受体衬底10上的分子 结合进行。
我们从而得到图5所示结构，其包括以下的叠放 -受体衬底10; -氧化物层8;
-硅薄膜6 (非必需但有益的)； -锗层4 (其厚度小于临界厚度)； -珪板2。
然后是去除板2，例如通过相对锗所选定的对硅的机械作用(打 磨和抛光)和/或化学蚀刻(例如用TMAH，换而言之是四甲基氢氧 化铵)。
前述变型使用SOI衬底而非把体硅板2用作初始衬底，其优势 在于非常便于去除。事实上，用一个SOI衬底，需要更少的预防措施 硅衬底首先通过机械作用被去除以得到埋入的氧化物层。后者随后可 被去除，例如通过关于硅而选定的化学蚀刻。随后去除硅薄膜，例如 通过关于锗而选定的化学蚀刻。
在以上建议的变型情况下并且预备 一 个不稳固埋入区，我们可以 在这个不稳固埋入区做出断口，例如通过热和/或机械处理。硅衬底的 残留层在断裂后仍旧与锗层关联，随后可有选择地被去除，例如如前 例通过化学蚀刻。
我们因此得到所需要的GeOI结构，如图6所示
-衬底10，
-埋氧化物层8，
-硅薄膜6 (可选的)，
-锗层4，现处于表层。由于当它外延增长时其厚度小于临界厚度，锗层4将包括很少的 位错，如已经提到的。这一锗层4的电学特性因此符合通过使用锗所 希望得到的特性，其品质等同于使用体锗衬底得到的品质。
在锗层4和埋入氧化物8之间的典型地小于1纳米的珪薄膜6 的存在并不影响这些良好的电学特性(它甚至将其改善)并且保证与 锗之间界面良好的品质。
CeOI结构因此可被使用在一个电子元件中。 同样可能的是，若我们希望具有使用更大厚度锗层的GeOI结 构，可在上述GeOI结构的锗层4上进行一个新的锗层外延生长。为 了保留锗层结晶品质，有必要保证对于现在考虑的并且由Si/Si02/Si (可选的)/Ge (应变的)叠放形成的新衬底外延生长的锗层厚度保 持小于临界厚度。此外，若锗层结晶品质的限制被放宽，更大的厚度 将可能被外延。
得到的位错率无论如何将低于我们通过在体硅板2上直接外延 生长最终被使用的锗的总厚度而应该得到的位错率。
给定这些假设，得到图7所示的结构，它与图6的结构不同在于 锗层5更大的厚度。
我们现在将描述实施本发明的另一个例子，参考图8和9。
这第二个例子类似于刚才描述的第一个例子而且我们基本上将
仅限描迷其区别于第一个例子的步骤。
在第二例中，我们同样使用一个硅板12 (或者变型为一个SOI 型衬底)，其上已外延生长一个厚度小于临界厚度的锗层14，如在图 2中已经描述过的。
根据此处所述的第二种实施方式，在锗层4上外延生长一个厚度 约几个纳米，例如5nm (通常情况下小于10nm)的硅层。
我们因此得到一个带有一层硅表面层17的结构，该表面层厚度 相对于第一实施方式中的薄膜6的厚度更大。
接着氧化全部或部分硅表面层17，例如通过等离子或化学处理， 或通过热氧化(当然用不可能损坏下面锗层14的温度)以^更在表面得到一层热氧化物层18用以形成在最终GeOI结构中的埋入氧化物， 如图9所示。
如此图上所见，这里建议在锗层14和硅层17之间的界面之前几 埃处停止氧化以便在锗层14和氧化物层18之间保留一个硅薄层16， 这是出于电学的原因(如已经指出的，Si02/Si/Ge界面具有比Ge/ Si02 界面更好的品质)。
图9所示的由此得到的结构完全与在第一种实施方式中得到并 表示在图4中的结构类似，而且它因此将以与上面同样的方式被使用 (根据图5和图6、可能情况下图7所示的前面所述步骤)以形成一 个GeOI结构。
如在第一种实施方式中厚度小于临界厚度的锗层14，这里得到 的优点与已经描述过的相同。
此外，这一解决方案可得到一个比由沉积得到的氧化物(前述的 第一种实施方式)更高品质的埋入氧化物(来自于热氧化物层18 )和 在此氧化物和硅薄膜(16)之间一个更好的接触面。然而可能的情况 是若我们希望更厚的氧化物层，可在热氧化物层上沉积一个氧化物补 充层。
从图6或图7中得到的结构，即指在锗薄层下有一层非常薄的硅 层(高结晶品质)的GeOI结构，可以的情况是如图IO所示局部蚀刻 锗以便局部暴露硅薄层6、 16，随后在硅薄层6、 16上恢复硅的有选 择的局部外延生长，以便在锗层4的之前蚀刻过的区域中得到一层新 硅层7，正如图ll所示。我们例如将可以，在锗层蚀刻后及重新硅外 延生长前，通过一层局部保护层保护依然存在的锗局部并任由硅孔继 续存在.
这一层在硅外延之后可被有选择地去除。
得益于图ll的结构，可能的情况是使用每一个区域(层4的残 留部分和由有选择地重新外延生长的层7)并得益于两种材料中任意 一种的特性，例如目的是形成不同的元件。
本发明不局限于刚才描述的实施方式。例如，虽然以上所示的实施方式建议在松驰硅(体Si或SOI) 上沉积锗层，还可能的情况是使锗在应变硅(例如通过在SiGe上外 延生长得到或来自于一个绝缘体上应变硅(或sSOI))类型结构上外 延生长，这有利于增加外延沉积出的锗的临界厚度(换而言之可通过 外延沉积的锗的可能厚度，并保持接受它的结晶结构的晶格参数不 变，由此将位错风险最小化)。
我们同样可以在衬底上外延生长锗，该衬底表面上至少有一层 SixGe^，例如SiGeOI，其中例如x-0.8，即20%锗。
该解决方案同样可以在不损害结晶质量的情况下增加可沉积的 锗的厚度。
在这最后两个例子中(应变Si和SiGe)，若硅层在已外延沉积 的锗层上外延沉积，务必使这一硅层厚度(在此情况下在晶格参数材 料不同于衬底表面层的参数材料的情况下形成)保持小于可外延沉积 的临界厚度，这考虑到该外延被实现的所在结构，且这是为了保持该 层和下面的锗层的结晶质量。
权利要求
1.一种薄膜元件制造方法，其特征在于以下步骤-在由不同于第一种材料的第二种材料形成的一支撑体(2；12)的结晶层(2；12)上外延生长第一种材料的结晶层(4；14)，所述的第一种材料层(4；14)具有的厚度使其结晶参数由所述支撑体(2；12)结晶层(2；12)的晶格参数决定；-在所述第一种材料层(4；14)的与所述支撑体(2；12)相反的一面上形成介电层(8；18)，以形成施体结构(2，4，8；12，14，18)；-将所述施体结构(2，4，8；12，14，18)与一个受体衬底(10)组装在一起；-去除所述支撑体(2；12)。
2. 根据权利要求l所述的方法，其特征在于包括，在形成介电层 (8; 18)之前，在所述第一种材料层(4; 14)上外延生长第三种材料层(6; 17)的步骤，所述第三种材料层的材料和厚度被选择成使 得第三种材料的晶格参数由所述支撑体(2; 12)的结晶层的晶格参 数决定。
3. 根据权利要求2所述的方法，其特征在于去除支撑体步骤之后 的以下步骤-局部蚀刻第一种材料的结晶层直到第三种材料层；-在由于蚀刻而暴露的第三种材料层的区域外延生长第三种材料。
4. 根据权利要求2或3所述的方法，其特征在于形成介电层的步 骤包括氧化第三种材料(17)的外延生长层的至少一部分以便得到所 述介电层(18)的步骤。
5. 根据权利要求2至4中任一项所述的方法，其特征在于笫三种 材料是硅，
6. 根据权利要求1至5中任一项所述的方法，其特征在于所述形成该结构的介电层(8; 18)的步骤包括沉积介电层(8)的步骤。
7. 根据权利要求1至6中任一项所述的方法，其特征在于所述介 电层(8; 18)是氧化物层。
8. 根据权利要求1至7中任一项所述的方法，其特征在于所述支 撑体是第二种材料的板(2)。
9. 根据权利要求1至7中任一项所述的方法，其特征在于所述支 撑体属于绝缘体上表面层类型，该表面层(26)形成第二种材料的结 晶层。
10. 根据权利要求1至9中任一项所述的方法，其特征在于所述 第一种材料是锗。
11. 根据权利要求1至10中任一项所述的方法，其特征在于所述 第二种材料是松驰硅。
12. 根据权利要求1至10中任一项所述的方法，其特征在于所述 第二种材料是应变硅。
13. 根据权利要求1至10中任一项所述的方法，其特征在于所述 第二种材料是SiGe。
14. 根据权利要求1至13中任一项所述的方法，其特征在于在由 于去除支撑体(2; 12)而留下的空闲的第一种材料结晶层(4; 14) 的表面上外延生长第一种材料的步骤。
全文摘要
本发明涉及一种薄膜元件的制造方法，其特征在于以下步骤在由不同于第一种材料的第二种材料形成的一支撑体(2)的结晶层(2)上外延生长第一种材料的结晶层(4)，所述第一种材料层(4)其厚度使其晶格参数由支撑体(2)结晶层(2)的晶格参数决定；在所述第一种材料层(4)的与支撑体(2)相反的一面形成介电层(8)以形成施体结构(2，4，8)；将施体结构(2，4，8)与一个受体衬底(10)进行组装；去除支撑体(2)。
文档编号H01L21/20GK101273438SQ200680035774
公开日2008年9月24日 申请日期2006年9月25日 优先权日2005年9月28日
发明者克里斯特尔·德格特, 劳兰特·克拉维里尔 申请人:原子能委员会