专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置及其制造方法，特别涉及在衬底中引入栽流子寿命抑制因数(carrier lifetime killer)来提高特性以及可 靠性的半导体装置及其制造方法.背景技术在绝缘栅双极型晶体管UGBT)等功率半导体元件中，通常，在 衬底内设置含有pn结的二极管.在该二极管变为导通状态时，通过pn 结注入少数栽流子.在二极管变为截止状态时，在少数栽流子过剩的 情况下，产生反向电流，能量损失变大.为了将所迷能量损失抑制得较小，在衬底内设有晶格缺陷 (Crystal lattice defect)等栽流子寿命抑制因数.栽流子寿命抑制 因数通过与少数栽流子复合而使反向电流减小，并能够将能量损失抑 制得较小(例如，参照专利文献l).作为在衬底内引入寿命抑制因数的方法，可举出在衬底内扩散金 或铂等重金属的方法、或者从衬底的表面照射电子束、质子 (protons)、氦等的方法等. 一般地，在从衬底的表面到预定的深度 形成晶格缺陷的情况下，适合使用质子照射或者氦照射的方法.此外， 在衬底的深度方向整体上形成晶格缺陷时，适合使用电子束照射的方 法.[专利文献1] 特开2001-326366号公报在如上所述的使用质子照射或氦照射的方法中，pn结的耐压特性 容易改变.在使用电子束照射的方法中，与使用质子照射或氦照射的 方法相比较，二极管的正向电压降(Vf )与能量损失的权衡曲线劣化.发明内容本发明是为解决上述问趙而提出，其目的在于提供一种使用电子 束照射在衬底内形成晶格缺陷的半导体装置及其制造方法，将二极管 的pn结的耐压特性的变化抑制得较小，能够进行最佳的栽流子寿命的 控制.本发明的半导体装置在半导体衬底的内部具有pn结，设有与通过 所述pii结注入的少数栽流子复合的晶格缺陷，其特征在于所述结晶 缺陷从所述半导体衬底的 一个主面倒朝向另 一个主面倒递减地分布.此外，本发明的半导体装置的制造方法的特征在于，包括从具 有pn结的半导体衬底的主面上以400keV以上且500keV以下的加速能量进行电子束照射，在所述半导体衬底的内部形成晶格缺陷的工序；以及对所述半导体衬底进行热处理的工序.关于本发明的其他特征， 在以下详细说明.若按照本发明，在使用电子束照射在衬底内形成晶格缺陷的半导体装置及其制造方法中，能够得到一种将二极管的pn结的耐压特性的 变化抑制得较小、并可进行最佳的栽流子寿命的控制的半导体装置及 其制造方法，附困说明困l是表示实施方式l的半导体装置的结构的困.困2是表示实施方式1的半导体装置的制造方法的困.困3是表示实施方式1的半导体装置的制造方法的困.困4是表示实施方式1的半导体装置的晶格缺陷的相对刑量的困.困5是表示实施方式2的半导体装置的制造方法的图.困6是表示实施方式2的半导体装置的晶格缺陷的相对剂重的图*困7是表示实施方式1、 2的半导体装罝的二极管特性的困. 图8是表示实施方式1、 2的半导体装置的二极管特性的图. 困9是表示实施方式3的半导体装置的制造方法的图.
图10是表示实施方式4的半导体装置的制造方法的图.具体实施方式
以下参照附困对本发明的实施方式进行说明.并且，在各困中， 对相同或相当的部分付以相同的符号，简化或省略其说明. 实施方式l
对本实施方式1的半导体装置进行说明.此处，对具有類定元件耐压为2000V以上的二极管、并使用于电力铁道等中的半导体装置进 行说明，困1示出如上所述的半导体装置1的剖面困.使用n型半导体衬 底(以下只称作"衬底")2形成半导体装置1,在衬底2的上主面側 设置含有低浓度的n型杂质的低浓度n型杂质层3.该层的厚度为 250，以上，电阻率为150Ocm以上.在衬底2的下主面側，以与低 浓度n型杂质层3接触的方式设里含有高浓度的n型杂质的高浓度n 型杂质层4.在衬底2的上主面的附近，选择性地设置p型扩散区域5. 该区域的厚度为3-5^im左右.这样，在p型扩散区域5与低浓度n型 杂质层3的界面形成有pn结.在衬底2的上主面的附近，在p型扩散层区域5的两个外倒，设 有多个作为保护环(guardrings)的p型扩散层5a.并且，在衬底2 的上主面的附近，为了对低浓度n型杂质层3提供电位，在作为保护 环的P型扩散区域5a的两个外側，设有n型扩散层6.以表盖作为保护环的p型扩散层区域5a的上表面与p型扩散区域 5的端部的上表面的方式设有礴玻璃保护膜7.在衬底2上以与p型扩 散区域5接触的方式设有阳电极8.该电极由铝等构成.此外，在村底 2上，以与n型扩散层6接触的方式设有表面电极9.此外，在衬底2 的下主面側，以与高浓度n型杂质层4接触的方式设有阴电极10.如上所述，在衬底2的上主面倒，以与p型扩散区域5接触的方 式设有阳电极8. p型扩散区域5在与低浓度n型杂质层3的界面形成 有pn结，并且，低浓度n型杂质层3与高浓度n型杂质层4电连接， 高浓度n型杂质层4与阴电极10连接，这样，构成将阳电极8側作为 阳极、将阴电极IO側作为阴极的二极管.此处，若对阳电极8与阴电极10之间施加预定值以上的正向电 压，则上述的二极管变为导通状态，在正向流过电流.此时，通过所 述pn结注入少数栽流子.具体地说，向p型扩散区域5注入电子，向 低浓度n型杂质层3注入空穴，在二极管变为截止状态时，在所注入 的少数栽流子较少的情况下，这些少数栽流子与多数栽流子复合而消 灭.但是，在过剩地注入少数栽流子的情况下， 一部分少数栽流子未 消灭，由未消灭的少数栽流子产生反向电流.若该电流变大，則反向
恢复损失变大.为了使上述损失减小，在困1所示的半导体装置1中，在衬底2 的内部，形成有用于与少数栽流子复合的晶格缺陷(寿命抑制因数). 这些晶格缺陷以从衬底2的上主面倒朝向下主面側递减的方式分布. 若从上主面倒朝向下主面側依次将衬底2的内部的区域分为第一区域 11、笫二区域12、笫三区域13,则笫一区域ll的晶格缺陷密度最大， 按笫二区域12、笫三区域13的顺序变小.此外，在各区域内，晶格缺 陷以晶格缺陷密度从衬底2的上主面倒朝向下主面倒变小的方式分 布.也就是说，对于形成在衬底2的内部的晶格缺陷的密度，衬底2 的上主面附近最高，朝向下主面递减.即，可使晶格缺陷密度的峰值 深度(depth)在衬底2的上主面附近.由此，与所述峰值深度位于从 衬底2的上主面到预定的深度的情况相比，可抑制寿命抑制因数的分 布的偏差(variation).因此，能够抑制设置在衬底2的内部的pn 结的耐压特性的变化或耐压泄漏特性(leakage characteristics) 的变化，然后，对困1所示的半导体装置1的制造方法进行说明.首先， 如困2所示，在衬底2的上主面倒形成低浓度n型杂质层3，在下主面 側形成高浓度n型杂质层4.并且，在衬底2的上主面附近形成p型扩 散层区域5、作为保护环的p型扩散层区域5a、 n型扩散层6、砩玻璃 保护膜7、阳电极8、表面电极9,并且，在衬底2的下主面側形成阴 电极IO.其结果是，可得到在衬底2的上主面附近在p型扩散层区域 5与低浓度n型杂质层3的界面形成pn结的半导体装置1.然后，如困3所示，在村底2的上主面上，栽置由吸收电子束的 吸收体构成的掩模15，通过掩模15从衬底2的上主面上照射电子束 14。使用300 ~ 400，左右厚的Si衬底(密度为2. 33 )或铝等作为上 述吸收体.此外，电子束照射的加速能量设为大于500keV的值.此处， 将加速能量设为750keV、将掺杂量设为8 x 10"cnf2来进行.其结果是， 在衬底2的内部形成晶格缺陷16.此时，若从上主面側朝向下主面側将衬底2的内部的区域分为笫 一区域ll、笫二区域12、笫三区域13，则以笫一区域ll的晶格缺陷 密度最大、笫二区域12、第三区域13依次变小的方式形成晶格缺陷. 此外，在各区域内以晶格缺陷密度从衬底2的上主面側朝向下主i..， 变小的方式形成晶格缺陷.然后，对困3所示的半导体装置1进行热处理.例如，在氮气气 氛中，进行340t:、 90分钟左右的热处理.其结果是，形成在衬底2 的内部的晶格缺陷穗定，得到困l所示的结构.然后，对在村底2的上主面上栽里掩模15进行电子束照射的效果 进行说明.关于在衬底2的上主面上栽置掩模15的情况与未栽置掩棋 15的情况，对形成在衬底2的内部的晶格缺陷的分布进行比较.闺4 中示出吸收体的厚度为300fim、 400nm的情况与未栽置掩模15的情况 下的、对距离衬底2的上表面的深度的晶格缺陷的相对刑量(将峰值 设为IOOX时的相对的缺陷密度).在所有情况下，电子束照射的加速 能量以750keV进行，如困4所示，在未栽置掩模15的情况下，相对刑量在距离衬底2 的上主面300~ 350脬左右的深度具有峰值，之后随其变深，相对刑量 递减.与此相对，在栽里掩模15进行电子束照射的情况下，吸收体的 厚度为300|iim、 400,的任意一个的情况下，相对刑量的峰值存在于衬 底2的上主面附近.并且，随着距离衬底2的上表面变深，相对刑量 递减.根据该结果，通过在衬底2的上主面上栽置由300inni 400iLim左右 的吸收体构成的掩棋并进行电子束照射，能够使晶格缺陷密度的峰值 在衬底2的上主面的附近，由此，与未栽置所述掩模的情况相比较， 能够将p型扩散层区域5与低浓度n型杂质层3引起的pn结的耐压特 性的变化抑制得较小，能够进行袭佳的栽流子寿命抑制因数的控制.若按照本实施方式1的半导体装置及其制造方法，能够得到将形 成在衬底内部的pn结的耐压特性的变化抑制得较小、可进行最佳的栽 流子寿命抑制因数的控制的半导体装置及其制造方法.实施方式2对本实施方式2的半导体装置的制造方法进行说明.此处，以与 实施方式l不同之处为中心进行说明.首先，与实施方式l相同，形成在村底2的上主面附近p型扩散 层区域5与低浓度ii型杂质层3的界面设有pn结的半导体装里1 (参 照困2).
然后，如困5所示，从村底2的上主面上方进行电子束照射，在 衬底2的内部形成晶格缺陷16.此时，电子束照射的加速能量以400 ~ 500keV的范闺进行.例如，将加速能量设为400keV、将掺杂量设为3 x 10"cn^进行电子束照射.或者，将加速能量设为500keV、将掺杂量 设为1 x io"cnf2进行电子束照射.在实施方式l中，在衬底2的上主 面上栽置由吸收体构成的掩模进行电子束照射.与此相对，在本实施 方式2中，在衬底2的上主面上不栽置上迷掩模的情况下进行电子束照射.然后，与实施方式1相同地，对困5所示的半导体装置1进行热 处理.其结果是，形成在衬底2的内部的晶格缺陷16稳定，可得到与 闺l相同的结构.然后，对进行困5所示的电子束照射的效果进行说明.困6中示 出在衬底2的上主面上不栽置由吸收体构成的掩模的情况下、以加速 能量为400keV、 500keV、 750keV进行电子束照射时的形成在衬底2 的内部的晶格缺陷的相对刑量.加速能量为750keV时，相对刑量的峰值为距离衬底2的上主面 300~ 400,的深度.与此相对，在使加速能量为400keV时，相对刑 量的峰值为衬底2的上主面的表面附近.此外，在使加速能量为500keV 时，相对剂量的峰值为距离衬底2的上主面IOOilud左右的深度.即， 通过使电子束照射的加速能量为400keV~ 500keV的范闺，能够使相对 刑量的峰值的深度在距离衬底2的上主面lOOpm以下.在本实施方式2中，在不使用实施方式1中示出的由吸收体构成 的掩模的情况下，能够使晶格缺陷密度的峰值深度在衬底2的上主面 附近.由此，与实施方式1相同地，能够抑制寿命抑制因数的分布的 偏差，因此，能够抑制设置在衬底2的内部的pn结的耐压特性的变化 或耐压泄漏特性的变化.进而，在本实施方式2中，因为不需要在实 施方式l中所使用的掩模，所以与实施方式l相比，可简化工序.接着，对在实施方式l、 2中所得到的半导体装置的二极管的特性 进行说明.困7中示出二极管的正向电压降Vf与反向恢复电流Irr的 权衡曲线.此处，示出在村底2的上主面上栽里由厚度为300,的吸 收体构成的掩模并以750keV的加速能量进行电子束照射的情况、和未 栽置上述掩模以加速能量为400keV、 450keV、 500keV进行电子束照 射的情况.如困7所示，相对于栽置由厚度为300^1迈的吸收体构成的掩模进 行电子束照射时的权衡曲线，在不使用上述掩模而将加速能量设为 400keV、 450keV、 500keV的情况下，权衡曲线向A方向(左下倒)移 动.根据该结果可确认，与实施方式1中使用上述掩模进行电子束照 射的情况相比较，通过如实施方式2所示不使用上述掩模而将加速能 量设为400 500keV进行电子束照射，提高二极管的特性.接着，对在实施方式l、 2中所得到的半导体装置的制造方法中进 行电子束照射时的电子束照射重(dose:剂量)与二极管正向电压降 Vf的关系进行说明.如困8所示，在进行电子束照射时，在使用由厚 度为300p迈的吸收体构成的掩模的情况下，得到依赖于电子束的照射 量的Vf的变化.与此相对地，在不使用所述掩模的情况下，相对电子 束照射量的Vf的变化量随着电子束照射的加速能量的减少而变小.并 且，在加速能量为400keV的情况下，Vf的变化量极小.根据该结果 可认为，在使加速能量小于400keV的情况下，即使增加电子束照射量， Vf的变化也极小，因此所期望的寿命控制变得困难.如考虑闺6 ~困8的结果，在不使用由吸收体构成的掩模进行电子 束照射时，优选将加速能量设定在400~ 500keV的范闺.由此，可将 形成在衬底的内部的pn结的耐压特性的变化抑制得较小，可提高二极 管特性，并且，可进行最佳的栽流子寿命的控制.按照本实施方式2的半导体装置的制造方法，在不使用实施方式1 所示的掩模的情况下，能够使晶格缺陷密度的峰值的深度为衬底2的 上主面附近.由此，除了实施方式1中得到的效果外，可提高二极管 特性，并且，可简化半导体装置的制造方法。实施方式3对本实施方式3的半导体装置的制造方法进行说明.此处，以与 实施方式1不同点为中心进行说明.首先，与实施方式l相同地，形成在衬底2的上主面附近p型扩 散层区域5与低浓度n型杂质层3的界面设有pn结的半导体装置l(参 照困2).接着，如困9所示，在衬底2的上主面上栽置具有开口部A的掩 模15a，从衬底2的上主面上隔着该掩模15a照射电子束14.作为该
掩模15a的材料，使用密度为7.9的不锈钢等.然后，虽然未困示， 但与实施方式l相同地，对半导体装置进行热处理.其结果是，如困9所示，在半导体装置1的位置17,晶格缺陷以 晶格缺陷密度从衬底2的上主面朝向下主面递减的方式分布.此外， 在半导体装里1的位置18，可使距离衬底2的上主面的晶格缺陷密度 的峰值的深度为所期望的值.因此，在半导体装罝l的所期望的位置， 可形成具有所期望的二极管特性(recovery characteristics:恢复 特性、recovery tolerance:恢复容限)的元件，按照本实施方式3，除了在实施方式l中所得到的效果之外，能够 在半导体装置的所期望的位置上形成具有所期望的二极管特性的元 件.实施方式4以下，对本实施方式4的半导体装置的制造方法进行说明.此处， 以与实施方式1不同点为中心进行说明.首先，与实施方式l相同地，形成在衬底2的上主面附近p型扩 散层区域5与低浓度n型杂质层3的界面设有pn结的半导体装置l(参 照困2)。接着，如困10所示，在衬底2的上主面上栽置由吸收体构成的掩 模15b，从衬底2的主面上隔着该掩模15b照射电子束M.此时，掩 模15b包括具有笫一厚度t,的区域和具有比笫一厚度b薄的笫二厚度 t2的区域。例如，掩模15b具有厚度t,为100pm的区域和厚度t2为10p迈 的区域.然后，虽然未困示，但与实施方式l相同地，对半导体装置l 进行热处理.因此，与困10所示的半导体装置1的位置19相比，栽置在上主 面上的吸收体的厚度在位置20更薄.因此，与半导体装置1的位置19 相比，距离衬底2的上主面的晶格缺陷密度的峰值在位置20更深.即， 可根据半导体装置1的位置使二极管特性(恢复特性，恢复容限)不 同.因此，能够在半导体装置1的所期望的位置上形成具有所期望的 二极管特性的元件.按照本实施方式4,除了在实施方式l中所得到的效果外，能够在 半导体装置的所期望的位置上形成使二极管特性与其他位置不同的元 件.
权利要求
1.一种半导体装置，在半导体衬底的内部具有pn结，设有与通过所述pn结注入的少数载流子复合的晶格缺陷，其特征在于所述结晶缺陷从所述半导体衬底的一个主面侧朝向另一个主面侧递减地分布。
2. —种半导体装置的制造方法，其特征在于，包括从具有pn结的半导体衬底的主面上以400keV以上且500keV以下 的加速能量进行电子束照射，在所述半导体衬底的内部形成晶格缺陷 的工序；以及对所述半导体衬底进行热处理的工序.
3. —种半导体装置的制造方法，其特征在于，包括在具有pn结的半导体衬底的主面上栽里用于吸收电子束的掩模, 通过所述掩模从所述半导体村底的主面上以大于500keV的加速能量 进行电子束照射，在所述半导体衬底的内部形成晶格缺陷的工序；和对所述半导体衬底进行热处理的工序.
4. 如权利要求3所述的半导体装置的制造方法，其特征在于 在所述掩模上设有开口部.
5. 如权利要求3所述的半导体装置的制造方法，其特征在于 所述掩模包括具有第 一厚度的区域和具有比所述笫 一厚度薄的第二厚度的区域.
全文摘要
本发明提供一种可将二极管的pn结的耐压特性的变化抑制得较小并能够进行最佳的载流子寿命的控制的半导体装置。在半导体装置(1)的n型半导体衬底(2)的上主面附近，在低浓度n型杂质层(3)与p型扩散区域(5)的界面上形成有pn结。在该半导体装置(1)的上主面上载置由吸收体构成的掩模(15)并进行电子束照射，然后进行热处理。其结果是，晶格缺陷密度的峰值为n型半导体衬底(2)的上主面附近，晶格缺陷密度以朝向下主面递减的方式分布。由此，能够得到将二极管的pn结的耐压特性的变化抑制得较小并能够进行最佳的载流子寿命的控制的半导体装置。
文档编号H01L29/32GK101159285SQ20071011026
公开日2008年4月9日 申请日期2007年6月8日 优先权日2006年10月3日
发明者井上雅规 申请人:三菱电机株式会社