专利名称：非挥发性半导体存储器元件及其制造方法
技术领域：
本发明涉及一种半导体元件，且特别是涉及一种非挥发性半导 体存储器元件以及其制造方法。
背景技术：
闪存为一种类型的非挥发性存储器，其可保持其内容而不消耗 功率且可被写入以及抹除多次。 一种类型的闪存在浮置栅极晶体管(floating gate transistor)的阵列中储存信息，所述阵列中的每一者(称 为"单元"(cell))通常储存信息的一个位。有时被称为多级单元 (multi-level-cell)元件的较新元件可通过使用置放于在单元的浮置 栅极上的两级以上的电荷来在每单元储存一个以上的位。多级单元 元件可使存储器容量加倍，但其可能经受较缓慢读取以及写入操作。 一种类型之的闪存被称为氮化物只读存储器(nitride read only memory )。氮化物只读存储器可包括用于数据储存之的氮化物只读 存储器单元之的数组阵列。每一氮化物只读存储器单元可包括形成 在于p型衬底上之的源极、汲极漏极以与门栅极结构。闸极栅极结 构可包括覆盖氧化物/氮化物/氧化物(ONO)堆栈层之的多晶硅层， 其中氮化物层充当电荷捕获层(charge trapping layer)。每一氮化物 只读存储器单元可储存数据之一或多个位。举例而言，双位存储器 元件允许在单一单元中储存数据之的两个位， 一个位被储存在于紧 接源极区之捕的获层中且另一位被储存在紧接汲极漏极区的捕获层 中。在利用ONO堆栈层来储存电荷的多位存储器元件中，应将在程序化(亦即，写入)以及抹除操作期间添加或移除的电荷限制在单 元的各别源极区以及漏极区。然而，实际上，由于栅极长度按比例縮减为65 nm以下，故在源极区以及漏极区中之一者中的电荷可与 另一区中的电荷重迭，从而随时间改变单元的读取、程序化以及抹 除特征。最终，两组电荷的重迭改变了用于确定单元中的各别位的 状态的阈值电压且从而使位感测不可靠。此外，具有浮置栅极结构的存储器可遭遇应力诱发漏电流的问 题，尤其在存储器元件尺寸微縮(亦即，存储器具有较薄穿隧氧化 物膜(tunnel oxide film))时以及当电压被施加于存储器单元的漏极 端子时。换言之，存储器元件可具有在穿隧氧化物膜上的弱点处的 漏电流路径，且从而经由漏电流路径遗失数据。发明内容与本发明一致的一个实例提供一种用以将存储器储存数据分成 许多分离的储存块以在电荷限制的情况下达成多位操作的方法。储 存数据可为导体或具有电荷捕获能力的绝缘体。与本发明一致的另一实例提供一种存储器元件的制造方法，其 包含提供衬底；在衬底上提供穿隧介电膜(tunnel dielectric film); 在穿隧介电膜之上提供具有储存数据层以及薄硅层的电荷储存堆栈 结构；在电荷储存堆栈结构上提供第二介电层；在穿隧介电膜之下 形成源极区以及漏极区；以及通过使用无光刻胶刻蚀工艺 (photoresistless etching process)分离电荷储存堆栈结构，以在每一 对源极区与漏极区之间形成许多储存块。在另一实例中， 一种存储器元件的制造方法，其包含提供衬 底；在衬底上提供穿隧氧化物膜；在穿隧氧化物膜上提供具有储存 数据层以及薄硅层的电荷储存堆栈结构；在电荷储存堆栈结构上提供氮化物层；在穿隧氧化物膜之下形成源极区以及漏极区；通过使 用无光刻胶刻蚀工艺分离电荷储存堆栈结构来形成许多分离的储存 块；在分离之储存块以及穿隧氧化物膜上提供阻挡氧化物膜(blocking oxide film)以及多晶硅层间介电层(interpoly dielectric layer)中之 一者；提供栅极材料；以及通过光刻以及反应式离子刻蚀(reactive ion etching, RIE)来形成栅极结构。与本发明一致之一个实例提供一种存储器中之存储器单元，存 储器单元具有许多分离的储存块以用于在电荷限制的情况下的多位操作。与本发明一致之另一实例提供一种存储器单元，存储器单元包 含衬底、衬底上之穿隧介电膜、形成于衬底中之源极区以及漏极 区，以及在每一对源极区与漏极区之间的许多分离的储存块。每一 储存块包括储存数据以及二氧化硅层。两个储存块被分离至少100 埃之间距。应理解，前述一般描述以及以下实施方式仅为例示性的且不限 制所主张的本发明。
图1为根据本发明的存储器单元的例示性实施例的横截面结构；图2为图1中的存储器单元的剖视图，其展示根据本发明的例 示性制造方法；图3为图1中的存储器单元的剖视图，其展示根据本发明的例 示性制造方法；图4为图1中的存储器单元的剖视图，其展示根据本发明的例 示性制造方法；图5为图1中的存储器单元的剖视图，其展示根据本发明的例 示性制造方法。主要元件符号说明10:非挥发性存储器单元100:衬底102:源极/漏极区104:穿隧氧化物膜106:储存块108:阻挡氧化物膜(多晶硅层间介电层)110:栅极材料202:电荷储存堆栈结构202a: 二氧化硅层 206:氮化物膜具体实施方式
图1是说明本发明的实例中的非挥发性存储器单元io的示意结构。非挥发性存储器单元IO包括衬底100、源极/漏极(S/D)区102、 在S/D区102上方的穿隧氧化物膜104、在S/D区102之间的穿隧氧 化物膜104上的四个分离的储存块106、在穿隧氧化物膜104以及储 存块106之上的阻挡氧化物膜或多晶硅层间介电层108，以及在阻挡 氧化物膜或多晶硅层间介电层108上的栅极材料层110。每一个储存 块106包括储存数据层202b以及二氧化硅层202a。用于储存电荷的 储存数据层202b可由包括硅、多晶硅、硅锗、金属的导电材料所制 成，或者是例如氮化硅、氧化铝以及氮氧化硅的电荷捕获材料所制 成。在本发明的一个实例中，储存数据层202b，在浮^栅极晶体管 中时可为硅，或者是在氮化物只读存储器或SONOS元件中时为氮化物。图2至图5为绘示一种非挥发性存储器单元的剖面示意图，以 说明图1的存储器单元的制造方法。如图2所示，利用热氧化，在 硅衬底100上，形成具有2 nm至10 nm厚度的穿隧氧化物膜104。 硅衬底100可为用于制造n沟道晶体管的p型硅衬底，或替代为用 于p沟道晶体管的n型硅衬底。硅衬底100的厚度为10nm至3000 u m。电荷储存堆栈结构202形成于穿隧氧化物膜104上。电荷储存堆 栈结构202包括储存数据层以及薄硅层。具体而言，在使用硅作为 储存数据的情况下，是利用化学气相沉积(CVD)在穿隧氧化物膜 104上形成5 nm至200 nm的厚度的硅。其中，可将硅的具有3 nm 至198 nm厚度的底部部分界定为用于储存电荷的储存数据层，且可 将具有2 nm厚度的顶部部分界定为薄硅层。另外，在氮化物用作储 存数据的情况下，可利用CVD在穿隧氧化物膜104形成氮化硅膜。 接着，将具有2 nm厚度的薄硅层沉积在氮化物膜上，以形成氮化物 -硅电荷储存堆栈结构202。接下来，通过CVD在电荷储存堆栈结构 202上方形成具有160 nm厚度的氮化物膜206。参看图3，将光阻剂光刻胶(未绘示)首先涂覆于在氮化物膜206 的表面上，且接着使用习知光刻以及反应式离子刻蚀(RIE)对其进 行图案化，以暴露部分的穿隧氧化物膜104。此外，进行离子植入 注入，以在经暴露的穿隧氧化物膜104下方形成源极区以及漏极区 102，其以用于位线连接。图4所示为形成于在穿隧氧化物膜104上 之的若干分离的储存块。形成储存块的工艺是通过等向性刻蚀而非 光刻工艺来进行形成储存块的工艺。上述之的工艺包括，首先通过 例如是使用热磷酸(HPA)的湿法刻蚀来移除部分的氮化物膜206， 以藉此暴露出电荷储存堆栈结构202之的第一部分。接着，进行氧 化，将暴露出的电荷储存堆栈结构202之的第一部分的薄硅层的硅转化成二氧化硅，且以形成二氧化硅膜202a作为绝缘体。上述之的 氧化可通过炉氧化或快速热氧化来进行。接着，再次移除部分的氮 化物膜206，以暴露电荷储存堆栈结构202之的第二部分。其后，进 行移除工艺，以移除暴露出的电荷储存堆栈结构202之的第二部分， 而使在下方的穿隧氧化物膜104之的一部分暴露出来。承上述，可 重复形成储存块之的工艺，以在穿隧氧化物膜104上形成所要的数 目的储存块，如图4所示的结构则是重复两次工艺而形成。使用由 HPA的等向性刻蚀以形成上文所描述的储存块，其可使两个储存块 之间的间距达到至少100埃。此外，在以氮化硅当作储存数据的情 况下，可通过使用HPA而归因于其高选择性以及低刻蚀速率，而使 氮化硅储存层的刻蚀速率得以良好控制。如图5所展示，可通过湿法刻蚀例如是使用HPA的湿法刻蚀， 以完全移除剩余的氮化物膜206。在储存块所要的数目为偶数的情 况下，在移除氮化物膜206之后，可移除在氮化物膜206下方之经 暴露之的电荷储存堆栈结构202，以形成如图5所展示的结构。另一 方面，在以硅用作储存数据的情况下，可通过干法刻蚀例如是RIE 的干法刻蚀，来移除整个经暴露的电荷储存堆栈结构202。在以氮 化物用作储存数据的情况下，通过干法刻蚀移除电荷储存堆栈结构 202的薄硅层，且随后通过例如是使用HPA的湿法刻蚀移除下方的 氮化物。因此，参看图5，在一对源极/漏极区之间，可形成四个分 离的储存结构。随后，在图5之的结构之上沈积沉积阻挡氧化物膜108 或多晶硅层间介电层。在形成阻挡氧化物膜或多晶硅层间介电层108 之后，将用于字符线结构之的栅极材料的顶部膜IIO沈积沉积于在 阻挡氧化物膜108上以形成图1之的结构，其中栅极材f4例如多晶 硅、金属或多晶硅化物(silicidepoly)。利用若干分离的储存块来储存 数据的情况下，可减小具有应力诱发的漏电流的问题的概率。熟习此项技术者应了解，可对上文所描述的实施例进行改变而 不脱离其广泛发明性概念。因此，应理解，本发明不限于所揭露的 特定实施例，而意欲涵盖在由权利要求所界定的本发明的精神以及 范畴内的修改。
权利要求
1.一种存储器元件的制造方法，其特征在于，包括提供一衬底；在该衬底上提供一穿隧介电膜；在该穿隧介电膜上方提供一电荷储存堆栈结构，其中该电荷储存堆栈结构包括一储存数据层以及覆盖该储存数据层的一薄硅层；在该电荷储存堆栈结构上提供一第二介电层；在该穿隧介电膜下方形成源极区以及漏极区；以及利用刻蚀工艺分离该电荷储存堆栈结构，以在每一对源极区与漏极区之间形成多个储存块。
2. 如权利要求1所述的存储器元件的制造方法，其特征在于， 该储存数据层由导电材料制成。
3. 如权利要求1项所述之存储器元件的制造方法，其特征在于， 该储存数据层由具有电荷捕获能力的介电材料制成。
4. 如权利要求1所述的存储器元件的制造方法，其特征在于， 还包括在该些储存块以及该穿隧介电膜上，提供阻挡氧化物膜与多晶 硅层间介电层的其中之一； 提供一栅极材料；以及 形成一栅极结构。
5. 如权利要求4所述的存储器元件的制造方法，其特征在于， 还包括完全移除所剩余的该第二介电层，以暴露剩余的该电荷储 存堆栈结构。
6. 如权利要求1所述的存储器元件的制造方法，其特征在于， 形成该些储存块的方法包括利用湿法刻蚀，移除部分的该第二介电层，以暴露该电荷储存堆栈结构的第一部分；利用氧化，将暴露出的该电荷储存堆栈结构的该第一部分的薄 硅层转化成二氧化硅；移除部分的该第二介电层，以暴露该电荷储存堆栈结构的第二 部分；移除暴露出的该电荷储存堆栈结构的该第二部分，以暴露该穿 隧介电膜；以及重复所述以上步骤，以形成多个分离的储存块。
7. 如权利要求6所述的存储器元件的制造方法，其特征在于， 所述湿法刻蚀是使用热磷酸作为刻蚀溶剂。
8. 如权利要求6所述的存储器元件的制造方法，其特征在于， 暴露出的该电荷储存堆栈结构的该第二部分是利用反应式离子刻蚀 而移除。
9. 如权利要求6所述的存储器元件的制造方法，其特征在于， 暴露出的该电荷储存堆栈结构的该第一部分的薄硅层是利用炉氧化 以及快速热氧化中的其中之一而转化为二氧化硅。
10. 如权利要求4所述的存储器元件的制造方法，其特征在于， 该栅极材料为多晶硅、金属以及多晶硅化物中的其中之一。
11. 如权利要求4所述的存储器元件的制造方法，其特征在于， 该栅极结构是利用光刻以及反应式离子刻蚀而形成。
12. 如权利要求1所述的存储器元件的制造方法，其特征在于， 两个储存块分离至少100埃的间距。
13. —种存储器元件的制造方法，其特征在于，包括 提供一衬底；在该衬底上提供一穿隧介电膜；在该穿隧介电膜上方提供一电荷储存堆栈结构，其中该电荷储存堆栈结构包括一储存数据层以及一薄硅层； 在该电荷储存堆栈结构上提供一氮化物层； 在该穿隧介电膜下方形成源极区以及漏极区； 利用刻蚀工艺分离该电荷储存堆栈结构，以形成多个储存块； 在该些分离的储存块以及该穿隧介电膜上，提供阻挡氧化物膜以及多晶硅层间介电层的其中之一； 覆盖一栅极材料；以及利用光刻以及反应式离子刻蚀形成一栅极结构。
14. 如权利要求13所述的存储器元件的制造方法，其特征在于， 形成该些分离的储存块的方法包括利用湿法刻蚀，移除部分的该氮化物层，以暴露该电荷储存堆 栈结构的第一部分；利用氧化，将暴露出的该电荷储存堆栈结构的该第一部分的薄 硅层转化成二氧化硅；移除部分的该氮化物层，以暴露该电荷储存堆栈结构的该第二 部分；移除暴露出的该电荷储存堆栈结构的该第二部分，以暴露该穿 隧介电膜；以及重复所述以上步骤，以形成多个分离的储存块。
15. 如权利要求13所述的存储器元件的制造方法，其特征在于， 还包括完全移除所剩余的该氮化物层，以暴露剩余的该电荷储存 堆栈结构。
16. 如权利要求13所述的存储器元件的制造方法，其特征在于，两个储存块分离至少ioo埃的间距。
17. 如权利要求14所述的存储器元件的制造方法，其特征在于，该湿法刻蚀是使用热磷酸作为刻蚀溶剂。
18. —种存储器单元，其特征在于，包括 一衬底；一穿隧介电膜，配置在该衬底上; 源极区以及漏极区，形成于该衬底中；以及多个分离的储存块，配置在每一对所述源极区与所述漏极区之 间，而每一个储存块包括储存数据层以及二氧化硅层， 其中两个储存块分离至少ioo埃之间距。
19. 如权利要求18所述的存储器单元，其特征在于，还包括 阻挡氧化物膜以及多晶硅层间介电层其中之一；以及 一栅极材料层。
20. 如权利要求19所述的存储器单元，其特征在于，该栅极材料 为多晶硅、金属以及多晶硅化物中的其中之一。
21. 如权利要求18所述的存储器单元，其特征在于，该储存数据 层由导电材料以及具有电荷捕获能力的介电材料中的其中之一制
全文摘要
本发明是一种非挥发性半导体存储器元件以及其制造方法。存储器元件包含衬底、衬底上的穿隧介电膜、形成在衬底中的源极区以及漏极区，以及在每一对源极区与漏极区之间的多个分离的储存块。每一储存线块包括储存数据以及二氧化硅层。两个储存块分离至少100的间距。
文档编号H01L21/336GK101231957SQ200810002290
公开日2008年7月30日 申请日期2008年1月8日 优先权日2007年1月8日
发明者卢棨彬, 吴家伟, 施彦豪, 薛铭祥, 谢荣裕, 赖二琨 申请人:旺宏电子股份有限公司